[发明专利]提高维持电压的多晶硅假栅静电释放器件及其制作方法

权利要求书

1.一种提高维持电压的多晶硅假栅静电释放器件，其特征在于：包括衬底、P-body区、HVNW区、第一P+注入区、第一N+注入区、第二N+注入区、第三N+注入区、第二P+注入区、第四N+注入区、第一多晶硅栅、第二多晶硅假栅，所述衬底中设有HVNW区，HVNW区左半部分内设有P-body区，P-body区内从左至右依次设有第一P+注入区、第一N+注入区，第一多晶硅栅横跨在P-body区和HVNW区交界处，HVNW区右半部分内从左至右依次设有第二N+注入区、第二多晶硅假栅、第三N+注入区、第二P+注入区、第四N+注入区；所述第二多晶硅假栅构成多晶硅假栅结构，以提高器件的维持电压；

当高压ESD脉冲电流来到器件阳极，所述阴极接地电位时，所述第二P+注入区、HVNW区和P-body区构成一横向PNP三极管结构，同时所述HVNW区、P-body区和第一N+注入区构成一纵向NPN三极管结构，横向PNP三极管结构的基极与纵向NPN三极管结构的集电极通过HVNW区的寄生电阻相连，纵向NPN三极管结构的基极与横向PNP三极管结构的集电极通过P-body区的寄生电阻相连，即所述横向PNP三极管结构和纵向NPN三极管结构形成背对背的两个BJT晶体管结构，也就是SCR结构；

所述第二多晶硅假栅构成多晶硅假栅结构，当高压ESD脉冲电流来到器件阳极，器件阴极接地电位时，HVNW区和P-body区发生雪崩击穿，由于多晶硅假栅结构的存在，器件的ESD放电远离器件阳极的沟道的表面，器件的泄放ESD电流路径变长，以提高所述器件结构的维持电压。

2.根据权利要求1所述的提高维持电压的多晶硅假栅静电释放器件，其特征在于：所述P-body区的左侧与HVNW区的左侧边缘相连接，所述第一P+注入区的左侧与P-body区的左侧边缘相连接，第一P+注入区的右侧与第一N+注入区的左侧相连接，第一N+注入区的右侧与第一多晶硅栅的左侧相连接；第一多晶硅栅的右侧与第二N+注入区的左侧相连接，第二N+注入区的右侧与第二多晶硅假栅的左侧相连接，第二多晶硅假栅的右侧与第三N+注入区的左侧相连接，第三N+注入区的右侧与第二P+注入区的左侧相连接，第二P+注入区的右侧与第四N+注入区的左侧相连接，第四N+注入区的右侧与HVNW区的右侧边缘相连接。

3.根据权利要求2所述的提高维持电压的多晶硅假栅静电释放器件，其特征在于：所述第一P+注入区、第一N+注入区、第一多晶硅栅连接在一起并作为器件的阴极；所述第二P+注入区、第四N+注入区连接在一起并作为器件的阳极。

4.根据权利要求2所述的提高维持电压的多晶硅假栅静电释放器件，其特征在于：所述第一P+注入区左半部分位于P-body区的表面，第一P+注入区右半部分完全位于P-body区中；所述第一N+注入区左半部分完全位于P-body区中，第一N+注入区右半部分位于P-body区的表面；所述第二N+注入区、第三N+注入区、第二P+注入区、第四N+注入区完全位于HVNW区中。

5.一种根据权利要求1-4中任一项所述的提高维持电压的多晶硅假栅静电释放器件的制作方法，包括以下步骤：

步骤一：在衬底中形成HVNW区；

步骤二：在HVNW区左半部分形成P-body区；

步骤三：对HVNW区、P-body区进行退火处理，消除杂质的扩散；

步骤四：在P-body区和HVNW区交界处淀积第一多晶硅栅，在HVNW区上淀积第二多晶硅假栅；

步骤五：在P-body区中形成第一P+注入区、第一N+注入区，在HVNW区中形成第二N+注入区、第三N+注入区、第二P+注入区、第四N+注入区，且第一P+注入区、第一N+注入区、第一多晶硅栅、第二N+注入区、第二多晶硅假栅、第三N+注入区、第二P+注入区、第四N+注入区依次排列；

步骤六：对第一P+注入区、第二P+注入区、第一N+注入区、第二N+注入区、第三N+注入区、第四N+注入区进行退火处理，消除杂质在注入区的迁移；

步骤七：将第一P+注入区、第一N+注入区、第一多晶硅栅连接在一起并作为器件的阴极；将第二P+注入区、第四N+注入区连接在一起并作为器件的阳极。