[发明专利]一种GaN基增强型MOS高电子迁移率晶体管器件及其制备方法

说明书

本发明具体涉及一种GaN基增强型MOS高电子迁移率晶体管器件及其制备方法。该器件包括衬底及外延层，外延层从下至上依次包括缓冲层、GaN沟道层、AlGaN势垒层、AlN势垒层，在源漏极区域蒸镀欧姆接触电极，栅介质从下至上为AlON介质层和高k介质层叠层，其中AlON介质层为栅极下方区域的AlN势垒层氧化而成，栅极区域蒸镀栅极金属，源漏极和栅极之间由钝化层和高k栅介质层的叠层进行钝化。本发明可以自对准的氧化栅极区域的具有强极性的AlN单晶层，实现AlON介质的可控生长，使栅极区域下方的二维电子气耗尽，获得GaN基增强型MOS HEMT器件，有效避免了刻蚀势垒层所带来的离子损伤等问题。

技术领域

本发明涉及半导体集成技术领域，尤其涉及一种GaN基增强型MOS高电子迁移率晶体管器件及其制备方法。

背景技术

GaN材料及器件的研究与应用是目前全球半导体研究的前沿和热点。GaN材料与SiC和金刚石材料一起被誉为第三代半导体材料。GaN材料具有禁带宽度宽、临界击穿电场高、电子饱和速度高、热导率高、异质结界面二维电子气浓度高等优点，是下一代功率器件的理想替代品。

传统的GaN器件的工作模式多为耗尽型器件，在开关型电路中，存在功耗高和设计复杂的问题。为了满足GaN电力电子器件的商用需求，提高电路工作的安全性，GaN基增强型MOS HEMT器件已经成为当前的一个重要的研究方向。

为了实现增强型工作，目前GaN基增强型MOS HEMT(高电子迁移率晶体管)器件通常采用凹栅槽技术，通过刻蚀技术减薄势垒层厚度，凹栅槽技术对刻蚀设备要求比较高，而且会造成晶格损伤，工艺重复性差，影响器件的稳定性和可靠性。超薄势垒无刻蚀GaN基增强型MOS HEMT器件具有重要的研究价值和广阔的应用前景。

发明内容

本发明目的在于采用高k栅介质层作为扩散势垒层和保护层，将GaN基MOS HEMT器件栅极区域的AlN势垒层氧化成为AlON，降低器件栅极下方势垒层的极性，使得所述GaN沟道层栅极区域的二维电子气耗尽，实现无刻蚀的GaN基增强型MOS HEMT器件，本发明将公开一种GaN基增强型MOS HEMT器件及其制备方法。

为达到上述目的，本发明提供一种GaN基增强型MOS HEMT器件，所述GaN基增强型MOS HEMT器件由衬底、缓冲层、GaN沟道层、AlGaN势垒层、AlN势垒层、AlON介质层、钝化层、高k栅介质层、栅金属层、和源漏金属层组成。

所述缓冲层叠置在所述衬底之上；所述GaN沟道层叠置在所述缓冲层之上：所述AlGaN势垒层叠置在所述GaN沟道层之上；所述AlN势垒层叠置在所述AlGaN势垒层之上的两侧；所述AlON介质层叠置在所述AlGaN势垒层之上靠近一侧的位置，且其两侧与所述AlN势垒层相接；所述源漏金属层叠置在所述AlN势垒层之上并处于所述GaN基增强型MOS HEMT器件的两侧；所述钝化层处于所述AlN势垒层和所述源漏金属层的靠近栅极一侧之上，且覆盖所述源漏金属层靠近栅极一侧的侧壁；所述高k栅介质层叠置在所述钝化层和所述AlON介质层之上；所述栅金属层叠置在所述高k栅介质层的栅极区域部分之上。

所述衬底为硅、蓝宝石、碳化硅单晶衬底中的一种。

所述缓冲层可以为AlN、AlGaN、GaN中的一种或其叠层组合而成，所述缓冲层的厚度在1微米-3微米之间。

所述GaN沟道层的厚度在1纳米-1微米之间。

所述AlGaN势垒层的厚度在3埃-6纳米之间。

所述AlN势垒层的厚度在3埃-4纳米之间。

所述AlON介质层的宽度与所述钝化层之间的距离基本相同。

所述钝化层可以为氮化硅、氧化硅或铝基、锆基、铪基、钆基、镓基、镧基、钽基氧化物，所述钝化层的厚度在1纳米-100纳米之间；