[发明专利]半导体装置

说明书

超级结层(90)包括具有第1导电类型的第1柱(3)和具有第2导电类型的第2柱(4)。第1阱(5a)设置于第2柱(4)的各个上，到达第1柱(3)，具有第2导电类型。第1杂质区域(6a)设置于第1阱(5a)的各个上，具有第1导电类型。第2阱(5b)设置于第1柱(3)的各个上，在与半导体层(1)垂直的活性区域的剖面中远离第2柱(4)地配置，具有第2导电类型。第2杂质区域(6b)设置于第2阱(5b)的各个上，具有第1导电类型。

技术领域

本发明涉及半导体装置，特别涉及具有超级结构造的半导体装置。

背景技术

作为在功率电子技术中使用的半导体装置，在半导体基板的两面具有电极的纵型元件是主流，例如MOSFET(Metal Oxide Semiconductor Field Effect Transistor：金属氧化物半导体场效应晶体管)或者IGBT(Insulated Gate Bipolar Transistor：绝缘栅极双极性晶体管)是典型的例子。通常的纵型MOSFET在成为截止状态时，在漂移层中耗尽层延伸，其作为耐压层发挥功能。在漂移层的厚度变小或者漂移层的杂质浓度变高时，仅能够形成薄的耗尽层，所以元件的耐压降低。另一方面，在MOSFET是导通状态时，流过通过了半导体基板和漂移层的电流，该电流接受的电阻被称为导通电阻。漂移层具有的电阻、即漂移电阻高于半导体基板的电阻，所以是MOSFET的主要的电阻分量之一。因此，通过降低漂移电阻，能够实质上降低导通电阻。为此的典型的方法是减小漂移层的厚度或者提高漂移层的杂质浓度。根据以上情况，在高的耐压与低的导通电阻之间，存在折衷关系。

作为能够解决该耐压与导通电阻之间的折衷关系的构造，提出了超级结构造。在超级结构造的情况下，在漂移层中，沿着与电流流过的方向正交的方向，交替排列有p型柱和n型柱。根据该构造，除了从存在于半导体元件的表面附近的pn结面或者金属接合面扩展的耗尽层以外，还从p型柱与n型柱之间的pn结面也扩展耗尽层。即，在漂移层中，直至与柱的深度相同的深度，形成耗尽层。例如，在漂移层的导电类型是n型的情况下，即使为了降低漂移电阻而提高n型柱的杂质浓度，只要通过维持n型柱与p型柱之间的杂质浓度的均衡使这些柱内完全耗尽化，就能够维持高的耐压。因此，期待通过超级结构造大幅改善半导体装置的耐压与导通电阻之间的折衷关系。

作为上述柱的形成方法，有将外延生长工序以及离子注入工序交替反复的多外延方式、和在外延层中形成沟槽之后进而形成将其埋入的外延层的埋入外延方式。不论在哪一个方式中，在柱构造的纵横比的大小中都有界限，所以柱构造的宽度与柱构造的深度对应地变大。考虑使用的半导体材料和要求的耐压，决定柱构造的深度。例如，为了使用碳化硅(SiC)得到耐压6500V，认为需要深度40μm程度的p型柱。以下研究将其通过埋入外延方式形成的情况。

首先，为了形成沟槽，形成蚀刻掩模。在为了用于SiC蚀刻而使用一般的包括正硅酸乙酯(TEOS)的氧化膜掩模时，考虑蚀刻选择比，需要10μm程度的掩模厚度。在通过干蚀刻形成该厚度的氧化膜掩模的图案时，需要厚度6μm程度的抗蚀剂掩模。在考虑在抗蚀剂掩模的构图中能够稳定地形成的开口的纵横比时，在抗蚀剂掩模中形成的开口的宽度成为大致4μm以上。在通过蚀刻将抗蚀剂掩模的开口转印到氧化膜掩模、进而转印到SiC沟槽的过程中，图案的宽度尺寸扩大。因此，稳定地得到的p型柱的宽度成为7μm～8μm以上。

虽然详细内容将在后面叙述，但在p型柱的宽度确定时，在维持耐压的同时使漂移电阻最小化的、n型柱的宽度以及n型柱的施主浓度的组合唯一地确定。这是因为，如上所述需要p型柱与n型柱之间的杂质浓度的均衡，所以无法独立地设定n型柱的宽度和n型柱的施主浓度。例如，在p型柱的宽度是8μm程度时，为了使漂移电阻最小化，n型柱的宽度为4μm程度是适当的。在该情况下，作为p型柱的宽度和n型柱的宽度的合计的超级结的柱间距成为12μm程度。