[发明专利]半导体装置的制造方法以及封装装置

说明书

半导体装置的制造方法包含：载置步骤，将透出对准标记(52)的临时基板(300)载置于接合面(51)；图像取得步骤，取得对准标记的图像(51)及半导体裸片(200)的图像；修正步骤，基于在图像取得步骤中取得的对准标记(300)的图像及半导体裸片(200)的图像，对将半导体裸片(200)压接于临时基板(300)的接合头(30)的水平方向的位置进行修正；以及压接步骤，基于修正后的水平方向的位置，将半导体裸片(200)压接于透射基板(300)。由此，提供能够抑制配置于临时基板上的半导体裸片之间的间隔的不均的半导体装置的制造方法以及封装装置。

技术领域

本发明涉及一种半导体装置的制造方法以及封装装置。

背景技术

以往，以使半导体装置进一步小型化、高集成化及低成本化为目的，已提出有扇出(fan out)型晶片级封装(Wafer-Level-Packaging，WLP)(例如专利文献1)。

对于扇出型WLP而言，经由以下的步骤来制造半导体装置。

1.对形成有电路图案的半导体晶片(Wafer)进行切割，分离出多个半导体裸片(die)。

2.使用封装装置，按规定间隔将半导体裸片压接于临时基板上。

3.利用树脂来对配置于临时基板上的多个半导体裸片进行封胶。

4.从临时基板剥离经过封胶的半导体裸片，使半导体裸片压接于临时基板的面露出。

5.在露出的半导体裸片的面形成配线层及凸块电极。

6.对经过封胶的多个半导体裸片进行切割，分离出形成有配线层及凸块电极的半导体裸片。

现有技术文献

专利文献

专利文献1：日本专利特表2013-520826

发明内容

发明所要解决的课题

然而，在按规定间隔来压接半导体裸片的步骤中，有时使用未形成有对准标记(alignment mark)的临时基板。在所述情况下，封装装置根据线性编码器(linearencoder)等的机械坐标，将半导体裸片压接于临时基板。

若根据机械坐标，将半导体裸片压接于临时基板，则会因机械坐标的偏移或热影响，导致半导体裸片压接于临时基板时的位置产生偏移，半导体裸片之间的间隔产生不均。半导体裸片之间的间隔的不均会导致需要以考虑了不均的具有裕度的尺寸来形成配线层，因此，所述半导体裸片之间的间隔成为阻碍半导体裸片的高集成化、小型化的主要原因。进而，在半导体裸片之间的间隔大幅度地不均的情况下，会使半导体装置产生不良。

而且，也可预想即使在临时基板形成有对准标记，半导体裸片之间的间隔仍会因临时基板的热膨胀等而不均。

因此，本发明的目的在于提供能够抑制配置于临时基板上的半导体裸片之间的间隔的不均的半导体装置的制造方法以及封装装置。

解决课题的技术手段

一种半导体装置的制造方法，其包含：载置步骤，在接合面形成有对准标记的接合台上，将透出所述对准标记的透射基板载置于所述接合面；图像取得步骤，通过相机，从所述接合台的上方拍摄透过所述透射基板的所述对准标记，取得所述对准标记的图像；修正步骤，基于在所述图像取得步骤中取得的所述对准标记的图像，对将半导体裸片压接于所述透射基板的接合头的水平方向的位置进行修正；以及压接步骤，基于修正后的所述水平方向的位置，将所述半导体裸片压接于所述透射基板。