[发明专利]具有增强的广角性能的图像传感器

说明书

成像装置(2000，2100，2200)包括光敏介质(2004，2204)和像素电路阵列(302)，该像素电路阵列(302)以规则网格布置在半导体基板(2002)上并限定装置的相应像素(2006，2106)。像素电极(2012，2112，2212)分别连接到阵列中的像素电路，并且被耦合以从光敏介质的相应区域到像素电路读出光电荷。阵列的外围区域中的像素电极相对于规则网格在远离阵列中心的相应方向上在空间上偏移。

相关申请的交叉引用

本专利申请要求以下美国临时专利申请的权益，这些专利申请的公开内容以引用方式并入本文：

·2016年10月20日提交的美国临时专利申请62/410,792；

·2016年10月20日提交的美国临时专利申请62/410,793；

·2016年10月20日提交的美国临时专利申请62/410,797；

·2016年10月21日提交的美国临时专利申请62/411,497；

·2016年10月21日提交的美国临时专利申请62/411,517；

·2016年10月21日提交的美国临时申请62/411,519；以及

·2016年10月21日提交的美国临时专利申请62/411,522。

技术领域

本发明整体涉及图像感测设备，并且具体地涉及用于增强基于膜的图像传感器的性能的电路和方法。

背景技术

在基于膜的图像传感器中，基于硅的开关阵列覆盖有光敏膜，诸如包含量子点分散体的膜(本文中称为“量子膜”)。开关阵列可以类似于本领域已知的互补金属氧化物夹层(CMOS)图像传感器中使用的开关阵列，通过合适的电极耦合到膜，以便读出由于入射光而累积在膜的每个像素中的光电荷。

发明内容

下文描述的本发明的实施方案提供了增强的图像传感器设计和用于操作具有增强性能的图像传感器的方法。

因此，根据本发明的实施方案，提供了一种成像装置，该成像装置包括光敏介质和像素电路阵列，该像素电路阵列以规则网格布置在半导体基板上并限定该装置的相应像素。像素电极分别连接到阵列中的像素电路，并且耦合以从光敏介质的相应区域到像素电路读出光电荷。阵列的外围区域中的像素电极相对于规则网格在远离阵列中心的相应方向上在空间上偏移。

在公开的实施方案中，光敏介质包括量子膜。

在一些实施方案中，阵列的外围区域中的像素电极在相对于阵列中心的像素电极的相应方向上被放大。

通常，该装置包括物镜光学器件，其被配置为在光敏介质上形成物体的图像，并且外围区域中的像素电极在空间上偏移由物镜光学器件的主光线角度确定的位移。

在公开的实施方案中，该装置包括在光敏介质上形成的微透镜，其中与阵列的外围区域中的像素相关联的微透镜相对于规则网格在朝向阵列中心的相应方向上在空间上偏移。

根据本发明的实施方案，还提供了一种用于制作图像传感器的方法。该方法包括在半导体基板上的规则网格中形成像素电路阵列，从而限定图像传感器的相应像素。像素电极分别连接到阵列中的像素电路，其中阵列的外围区域中的像素电极相对于规则网格在远离阵列中心的相应方向上在空间上偏移。像素电极被耦合以从光敏介质的相应区域到像素电路读出光电荷。

结合附图，从下文中对本发明的实施方案的详细描述将更全面地理解本发明，在附图中：

附图说明

图1是根据本发明的实施方案操作的相机模块的示意性侧视图；

图2是根据本发明的实施方案的示例图像传感器的示意性顶视图；