[发明专利]用于减小的泄漏电流和提高的去耦电容的标准单元架构

说明书

标准单元IC可以包括多个pMOS晶体管，每个pMOS晶体管包括pMOS晶体管漏极、pMOS晶体管源极和pMOS晶体管栅极。多个pMOS晶体管中的每个pMOS晶体管漏极和pMOS晶体管源极可以耦接到第一电压源。标准单元IC还可以包括多个nMOS晶体管，每个nMOS晶体管包括nMOS晶体管漏极、nMOS晶体管源极和nMOS晶体管栅极。多个nMOS晶体管中的每个nMOS晶体管漏极和nMOS晶体管源极耦接到比第一电压源低的第二电压源。

相关申请的交叉引用

本申请要求于2016年7月13日提交的名称为“A STANDARD CELL ARCHITECTUREFOR REDUCED LEAKAGE CURRENT AND IMPROVED DECOUPLING CAPACITANCE”的申请号为15/209,650的美国专利申请的权益，其明确地通过引用整体并入本文。

技术领域

本公开总体涉及一种标准单元架构，并且更具体地，涉及一种用于减小泄漏电流并提高去耦电容的填充单元的金属氧化物半导体(MOS)集成电路(IC)标准单元架构。

背景技术

IC的标准单元实现数字逻辑。诸如片上系统(SoC)器件的专用IC(ASIC)可以包含数千到数百万个标准单元。典型的MOS IC器件包括顺序形成的层的堆叠。每个层可以被堆叠或重叠在先前层上，并且被图案化以形成限定晶体管(例如，场效应晶体管(FET)和/或鳍形FET(FinFET))并将晶体管连接到电路中的形状。

由于MOS IC器件以较小的尺寸制造，因此制造商发现在单个芯片上集成较大数目的标准单元器件更加困难。如果MOS IC器件中的每个单元用于逻辑功能并且要求单元间路由(例如，100％利用率)，则可能没有用于标准单元之间的单元间路由要求的足够空间。为了降低MOS IC器件中的利用率，可以使用工程变更单(engineering change order，ECO)单元、去耦电容器单元和填充单元。大约70％-80％的利用率可以提供足够的空间以允许标准单元之间的要求的单元间路由。通常，20％-30％的非利用率的大部分可以通过使用填充单元获得，因为填充单元具有比去耦电容器单元更少的电流泄漏并且提供一些去耦电容。当连续跨MOS IC器件形成电源轨(power rail)和/或n掺杂阱时，填充单元(例如，而不是没有任何晶体管图案的空单元)可能是必需的。在估计填充单元的泄漏时，IC模拟器可能不准确。目前需要一种改进IC模拟器中的泄漏电流估计的填充单元。此外，目前需要降低填充单元的泄漏电流而不显著降低填充单元的去耦电容。

发明内容

在本公开的一方面，标准单元IC可以包括多个p型MOS(pMOS)晶体管。多个pMOS晶体管中的每个pMOS晶体管可以具有pMOS晶体管漏极、pMOS晶体管源极和pMOS晶体管栅极。多个pMOS晶体管中的每个pMOS晶体管漏极和pMOS晶体管源极可以耦接到第一电压源。多个pMOS晶体管中的每个pMOS晶体管栅极可以由多个pMOS栅极互连中的pMOS栅极互连形成。pMOS栅极互连中的每一个可以在第一方向上延伸并且可以耦接到第一电压源。标准单元IC还可以包括多个n型MOS(nMOS)晶体管。多个nMOS晶体管中的每个nMOS晶体管可以具有nMOS晶体管漏极、nMOS晶体管源极和nMOS晶体管栅极。多个nMOS晶体管中的每个nMOS晶体管漏极和nMOS晶体管源极可以耦接到比第一电压源低的第二电压源。多个nMOS晶体管中的每个nMOS晶体管栅极可以由多个nMOS栅极互连中的nMOS栅极互连形成。nMOS栅极互连中的每一个可以在第一方向上延伸并且可以耦接到第二电压源。