[发明专利]短沟道沟槽功率MOSFET

说明书

本发明的一个目的是提供一种功率半导体装置，其具有低接通状态电阻，同时避免任何短沟道效应并且具有低阈值下斜率。为了达到这个目的，本发明提供一种沟槽功率半导体装置，其包括第一导电类型的补偿层(15)，其中补偿层(15)与第二导电类型的沟道区直接相邻地在第一导电类型的源极层(5)与第一导电类型的衬底层(9)之间在栅极绝缘层(11)上延伸，并且其中：。在以上不等式中，L_ch是沟道长度，ε_CR是沟道区的电容率，ε_GI是栅极绝缘层的电容率，t_COMP是补偿层(15)的厚度，以及t_GI是栅极绝缘层(11)的厚度。

技术领域

本发明涉及短沟道沟槽功率MOSFET，并且涉及用于制造短沟道沟槽功率MOSFET的方法。

背景技术

从US 2014/0159053 A1已知一种碳化硅沟槽栅极晶体管，其包括n型漏极区、在n型漏极区上形成的n型漂移区、在n型漂移区上形成的p型基极区、在p型基极区上形成的n型源极区、栅极沟槽、以及位于源极区下面并且在栅极沟槽的侧壁上的基极区中的n型嵌入式沟道区。嵌入式沟道区被描述为具有30至80 nm的厚度。

从US 2014/0110723 A1已知一种半导体装置，其包括：半导体衬底；位于半导体衬底的主表面的第一碳化硅半导体层，第一碳化硅半导体层包括第一导电类型的漂移区、第二导电类型的体区、和第一导电类型的杂质区；沟槽，其被设置在第一碳化硅半导体层中以便达到漂移区的内部；第一导电类型的第二碳化硅半导体层，其至少位于沟槽的侧表面上以便与杂质区和漂移区相接触；栅极绝缘膜；栅极电极；第一欧姆电极；以及第二欧姆电极。体区包括：第一体区，其与沟槽的侧表面上的第二碳化硅半导体层相接触；以及第二体区，其与漂移区相接触，并且具有比第一体区更小的平均杂质浓度。公开了在从20 nm至70 nm的范围中的第二碳化硅半导体层的厚度。

在功率金属氧化物半导体场效应晶体管(MOSFET)装置的不同结构之中，沟槽功率MOSFET具有接通状态电阻相对低的优点。在沟槽功率MOSFET中，电流从晶圆的第一主侧(即，第一主侧表面)上的源极电极被垂直传导到晶圆中与第一主侧相对的第二主侧(即，第二主侧表面)上的漏极电极。为了取得高驱动能力，多个沟槽穿透晶圆的第一主侧之下的p掺杂体区。在每个沟槽的内部，形成了栅极电介质和栅极电极，以通过场效应控制从n掺杂源极区经过与沟槽相邻的p掺杂体区中的沟道区到n^-掺杂漂移区的电流传导。每个沟槽对应于MOSFET单元。所有MOSFET单元被并联连接在源极电极与漏极电极之间，以便减少接通状态电阻。多个MOSFET单元的沟道区和与漏极电极接触的n⁺掺杂漏极层之间的n^-掺杂漂移区在断开状态条件中允许大电压。在接通状态条件中，载荷子因跨n⁺掺杂漏极层的电位差而经过n^-漂移区朝n⁺掺杂漏极层漂移。

功率半导体工业正朝按比例缩放而强力推动，这要求装置静电学的改进。减少已知沟槽功率MOSFET中的沟道长度能够强力减少接通状态损耗，但是以阈值电压V_th的偏移为代价并且以反向阻断中的过早击穿为代价。