[发明专利]包括由高压晶体管形成的芯片并且包括由低压晶体管形成的芯片的集成电路

说明书

本发明涉及一种集成电路(3)，该集成电路包括：壳体(4)和多个连接引脚、包括高压耗尽型晶体管的第一芯片(1)和包括低压增强型晶体管的第二芯片(2)，第一芯片和第二芯片皆包括栅极凸块触点(13、23)、漏极凸块触点(11、21)以及源极凸块触点(12、22)；高压晶体管的源极凸块触点(12)电连接至低压晶体管的漏极凸块触点(21)以形成电路的中心节点。所述电路包括电连接至低压晶体管的源极凸块触点(22)的至少一个第一Kelvin引脚(36)。

技术领域

本发明涉及包括由高压晶体管形成的芯片并且包括由低压晶体管形成的芯片的集成电路

背景技术

由III-N半导体材料制成的HEMT晶体管(高电子迁移率晶体管)通常为“常开”，即，它们具有负阈值电压并且可以在栅极与源极之间的0V电压下传导电流。具有负阈值电压的这些组件被称作耗尽型(或“D型”)组件。

电力电子应用优选具有所谓的“常闭”组件，即，具有正阈值电压，因此当栅极电压为0V时其不能传导电流。这些组件当前称作增强型(“E型”)组件。

在III-N E型半导体材料上制造这样的高压组件被证明是复杂的，并且这些组件通常具有比类似D型组件更低的本征性能。

针对简单高压E型组件的另选方案是组合高压D型组件(诸如由III-N半导体材料制成的D型HEMT晶体管)与低压E型组件(诸如由硅制成的E型MOSFET(金属氧化物半导体场效应晶体管))。然后将分别包括HEMT和MOSFET组件的两个芯片1、2相关联以形成混合集成电路3，例如，开关集成电路。

图1a示出了关联HEMT和MOSFET组件的混合(所谓“共源共栅(cascode)”)电路的框图。图1b中示出了实现该第一构造的集成电路3。E型MOSFET芯片2的漏极21和源极22分别连接至D型HEMT芯片1的源极12和栅极13。该电连接通常通过可在芯片1、2中的每一个上接入的栅极凸块触点13、23，源极凸块触点12、22以及漏极凸块触点11之间的“引线键合”5设置在包括两个芯片1、2的集成电路3的壳体4中。在集成共源共栅电路3中，MOSFET芯片2的栅极23控制集成电路3的ON模式或OFF模式的设定。

MOSFET芯片2的栅极凸块触点23在集成电路3的壳体4中连接至栅极引脚33。MOSFET芯片2的源极凸块触点22在壳体4中连接至源极引脚32。最后，HEMT芯片1的漏极凸块触点仍然在壳体4中连接至漏极引脚31。三个引脚31、32、33在壳体4外部提供集成电路3的电连接。

图1c示出了关联HEMT和MOSFET组件的所谓“双”混合电路的框图。图1d示出了实现该第二构造的集成电路3。根据这种另选构造，分别包括HEMT和MOSFET组件的芯片1、2简单地串联连接，其中E型MOSFET芯片2的漏极21连接至D型HEMT芯片1的源极12。在这种构造中，集成电路3的壳体4具有附加栅极引脚34，其电连接至D型HEMT芯片1的栅极凸块触点13，以便能够直接控制该晶体管。

有关“共源共栅”电路或“双”电路的工作原理的更详细讨论，可以参考Yue Wen等人的文献“A Dual-Mode Driver IC with Monolithic Negative Drive-VoltageCapability and Digital Current-Mode Controller for Depletion-Mode GaN HEMT”，IEEE Transactions on Power Electronics,Issue 99,1996。

无论所选构造如何，集成电路3都旨在定位于印刷电路板上以与其它组件互连。

众所周知，例如，根据文献US92683512或US8624662，习惯上在集成电路3中放置附加组件，诸如电阻器或电容器，以形成保护装置。这种保护装置旨在控制(尤其是在开关瞬态阶段)可以在混合电路的一些节点中流动(或流通)的电压(或电流)。