[发明专利]用于在储存体装置的编程之前进行擦除检测的系统和方法

说明书

公开了用于检测编程干扰和用于基于检测到的编程干扰进行编程/读取的系统和方法。编程干扰包括在存储器的选定区段的编程操作期间无意地编程存储器的未选定区段。为了降低编程干扰的影响，在预定状态(诸如擦除状态)下对编程干扰分析存储器的区段。响应于识别到编程干扰的迹象，可以调整用于编程存储器的区段的电压(诸如用于将数据编程到存储器的区段的单元中的编程验证电平)。同样地，当从存储器的区段读取数据时，可以基于经调整的用于编程的电压来调整读取电压。以这种方式，使用经调整的编程和读取电压，可以降低编程干扰的影响。

相关申请的引用

本申请要求于2016年3月29日提交的美国申请No.15/084,100的优先权，其全部内容在此通过引用以其整体并入本文。

技术领域

本申请总体上涉及一种储存体装置。更具体地，本申请涉及对编程干扰进行至少部分地补偿的储存体装置。

背景技术

本文提供的背景描述是出于总体呈现本公开的背景的目的。目前指定的发明人在本背景技术部分中描述的范围内的工作，以及在提交时可能不作为现有技术的描述的各方面既不明确也不隐含地被承认为是针对本公开的现有技术。

半导体存储器广泛用于各种电子装置中，诸如移动计算装置、移动电话、固态驱动器、数码相机、个人数字助理、服务器和非移动计算装置。半导体存储器可以包括非易失性存储器或易失性存储器。即使当非易失性储存体装置未连接到电源(例如电池)时，非易失性储存体装置也允许储存或保留信息。非易失性存储器的示例包含闪速存储器(例如，NAND型和NOR型闪速存储器)、电可擦除可编程只读存储器(EEPROM)、铁电式存储器(例如FeRAM)、磁阻式存储器(例如MRAM)和相变存储器(例如PRAM)。近年来，为了降低每个位的成本，已经将非易失性储存体装置规模化。然而，随着工艺几何尺寸缩小，呈现了许多设计和工艺挑战。这些挑战包含存储器单元I-V特性上的增加的可变性和对写入或编程干扰的增加的敏感性，其中储存在非目标存储器单元(或未选定存储器单元)中的数据可能由于在目标存储器单元(或已被选定用于编程的存储器单元)上进行的编程操作而被损坏。

附图说明

参考以下附图和描述可以更好地理解该系统。在图中，在不同的视图通篇中同样的附图标记指定对应的部分。

图1A是示例性非易失性存储器系统的框图。

图1B是图示示例性储存体模块的框图。

图1C是图示层次式储存体系统的框图。

图2A是图示非易失性存储器系统的控制器的示例性部件的框图。

图2B是图示非易失性存储器储存体系统的非易失性存储器的示例性部件的框图。

图2C是图示闪速存储器系统的控制器的示例性部件的另一示例的框图。

图3图示了三维存储器的示意图并指示了对单元P的干扰。

图4A图示了示例性非易失性存储器编程图，其图示了用于每单元三位存储器中的三阶段NAND闪速编程操作的每个阶段的目标电压电平。

图4B图示了对于块中不同字线的编程干扰效应和真正擦除检测。

图5图示了基于擦除检测识别的对于编程干扰的适应性编程补偿。

图6图示了在相应块内的块和字线之间相关的编程干扰补偿的表格。

图7是基于存储器区段的编程干扰的指示符来对存储器的区段进行编程的一个示例的流程图。

图8是基于存储器区段的编程干扰的指示符来读取存储器的区段的一个示例的流程图。

图9是基于存储器区段的编程干扰的指示符来对存储器的区段进行编程的另一示例的流程图。