[实用新型]一种NOR型浮栅存储器

说明书

技术领域

本实用新型涉及半导体制造技术领域，尤其设计一种NOR型浮栅存储器。

背景技术

NOR型浮栅存储器由于高集成度、低功耗、高可靠性和高性价比等优点，在非易失性存储器市场中占据了主要的份额。

但随着微电子技术的发展，NOR型浮栅存储器也面临了一系列的挑战，如更低的功耗，更快的速度，更高的集成度等。

现有NOR型浮栅结构，每个存储单元至少需要包含一个从有源区到位线金属连接层的金属接触孔，源极和漏极的电阻过大，对器件性能造成不好的影响。

实用新型内容

有鉴于此，本实用新型实施例提供了一种NOR浮栅存储器，去除了传统结构中有源区到位线的接触孔，简化了器件结构，并且增大了控制栅的面积，减小了每一个存储单元的尺寸，减小了源极和漏极的电阻。

本实用新型实施例提供了一种NOR型浮栅存储器，包括：

衬底；

形成在所述衬底表面的源极、漏极与沟道区，所述源极和漏极分别位于所述沟道区的两侧；

形成在所述沟道区上方的隧穿氧化层和浮栅；

形成在所述浮栅侧壁的侧壁绝缘层；

形成在所述源极和所述漏极上方的隔离绝缘层；

所述浮栅高于所述侧壁绝缘层和所述隔离绝缘层；

形成在所述隔离绝缘层、所述侧壁绝缘层和所述浮栅的上方的层间绝缘层；

形成在所述层间绝缘层上方的控制栅；形成在所述控制栅上方的字线；

所述源极和所述漏极复用为位线。

可选地，所述层间绝缘层的介电常数大于或等于9。

可选地，所述层间绝缘层的材料为钽基氧化物薄膜、铝基氧化物薄膜、铪基氧化物薄膜以及锆基氧化物薄膜中的任意一种。

可选地，所述层间绝缘层的厚度范围为小于等于

本实用新型实施例提供了一种NOR型浮栅存储器，通过将源极和漏极复用为位线(Bit Line，BL)，去除了传统结构中有源区到位线的接触孔，简化了器件结构，并且增大了控制栅的面积，减小了每一个存储单元的尺寸，减小了源极和漏极的电阻。

附图说明

通过阅读参照以下附图说明所作的对非限制性实施例所作的详细描述，本实用新型的其它特征、目的和优点将变得更明显。

图1a为本实用新型实施例一提供的一种NOR型浮栅存储器的俯视图；

图1b为图1a中A-A方向的剖面图；

图1c为图1a中B-B方向的剖面图；

图1d为图1a中C-C方向的剖面图；

图1e为图1a中D-D方向的剖面图；

图2为本实用新型实施例二提供一种NOR型浮栅存储器制备方法的流程示意图；

图3a-图3o为本实用新型实施例二提供的一种NOR型浮栅存储器的制备方法的各步骤对应的剖面图。

具体实施方式

下面结合附图并通过具体实施方式来进一步说明本实用新型的技术方案。可以理解的是，此处所描述的具体实施例仅仅用于解释本实用新型，而非对本实用新型的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本实用新型相关的部分而非全部结构。

实施例一

图1a为本实用新型实施例一提供的一种NOR型浮栅存储器的俯视图；图 1b为图1a中A-A方向的剖面图；图1c为图1a中B-B方向的剖面图；图1d为图1a中C-C方向的剖面图；图1e为图1a中D-D方向的剖面图。

参见图1b，本实用新型实施例提供了一种NOR型浮栅存储器，该NOR型浮栅存储包括：衬底10；形成在衬10底表面的源极11、漏极12与沟道区13，源极11和漏极12分别位于沟道区13的两侧；形成在沟道区13上方的隧穿氧化层14和浮栅15；形成在浮栅15侧壁的侧壁绝缘层16；形成在源极11和漏极12上方的隔离绝缘层17；浮栅15高于侧壁绝缘层16和隔离绝缘层17；形成在隔离绝缘层17、侧壁绝缘层16和浮栅的上方的层间绝缘层18；形成在层间绝缘层18上方的控制栅19；形成在控制栅19上方的字线20；源极11和漏极12复用为位线。