[实用新型]具有平面沟道的垂直功率金属氧化物半导体场效应晶体管

说明书

技术领域

本实用新型涉及功率金属氧化物半导体场效应晶体管(MOSFET)，尤其涉及一种具有平面双扩散金属氧化物半导体(DMOS)部分和垂直传导部分的垂直晶体管。

背景技术

垂直MOSFET因提供厚的低掺杂物浓度漂移层以在该关断状态下达成高击穿电压的能力，而普遍作为高电压、高功率晶体管。通常，该MOSFET包括一高度掺杂N型基板；一厚的低掺杂物浓度N型漂移层；一P型主体层，其形成在该漂移层中；一N型源极，其在该主体层的顶端；以及一栅极，其藉由薄栅极氧化物与该沟道区隔开。源极电极形成在该顶端表面上，而漏极电极形成在该底面上。当该栅极相对于该源极足够正值时，介于该N型源极与该N型漂移层之间的P型主体的沟道区反转，以在该源极与漏极之间建立传导路径。

在该装置的关断状态下，当该栅极短路至该源极或为负值时，该漂移层耗尽，并可在该源极与漏极之间保持高击穿电压(例如超过600伏特)。然而，因所需该厚的漂移层低掺杂，而使该导通电阻受到影响。提高该漂移层的掺杂减小该导通电阻，但降低该击穿电压。

图1是在单体的数组中的惯用平面垂直DMOS晶体管单体10的剖面图。平面DMOS晶体管因其相较于沟槽MOSFET的耐用性，而广泛使用在众多功率切换应用中。然而，该惯用平面DMOS晶体管具有较高的指定导通电阻(Rsp,specific on-resistance)，其为导通电阻与有效面积的乘积。所需为具有减小Rsp和较低输入电容(Ciss,input capacitances)、输出电容(Coss,output capacitances)及转移电容(Crss,transfer capacitances)或门极电荷(Qg,gate charge)的DMOS晶体管，以降低该晶体管的传导和切换损耗。

在图1所示该惯用DMOS结构中的重要电阻组件会在沿着反转沟道12和在P-井16区旁边的接面场效晶体管(JFET)区14的该电压降时出现。当足够正值的电压施加于栅极17时，栅极17反转沟道12。源极电极18通过P+接点区22接触N++源极区20和P-井16。介电体53隔离栅极17和源极电极18。当栅极17反转沟道12时，在源极区20与低掺杂物密度N--漂移区24之间形成水平电流路径，然后该电流垂直流经N--漂移区24、N++基板26和漏极电极28。N--漂移区24需要相对较厚以具有高击穿电压，但N--漂移区24的低掺杂物密度和厚度提高导通电阻。

JFET区14限制该电流流动，而使用足够宽的P-井间距(2Y)以最小化该JFET电阻分量很重要。然而，提高该间距Y导致单体间距和该有效面积增加。因此，这种权衡利弊导致Rsp的改善有限。

本领域极需具有良好Rsp和相较于图1较小表面积以提高单体密度的平面、垂直DMOS晶体管。又，该晶体管应具有高击穿电压和高切换速度。

实用新型内容

所揭示为具有减小Rsp和栅极电荷Qg的全新DMOS晶体管结构，同时具有高击穿电压和高切换速度。

所形成的MOSFET具有用于侧向电流流动的平面沟道区，以及用于垂直电流流动的垂直传导路径。在一个具体实施例中，P-井(本体区)形成在N型层中，其中有比该P-井更深的沟槽形成在该N型层中，产生该N型层的垂直侧壁。该N型层比该N型层下方的N型漂移层更高度掺杂。该N型漂移层可以在惯用垂直MOSFET中制作得比该漂移层更薄，同时仍达成相同击穿电压。

该栅极的第一部分迭置该顶端平面沟道区，而该栅极的第二部分垂直延伸至在该N型层的垂直侧壁旁边的沟槽中。

该MOSFET包括一垂直屏蔽场板，其由传导材料(例如掺杂多晶硅)形成、填充该沟槽并藉由介电材料(例如氧化物)与该等侧壁隔离。该场板比该P-井更深，以通过在该关断状态下侧向耗尽该N型层而在该N型层中提供有效电场缩减。该场板可能连接至该源极、或至该栅极、或为浮接。