[实用新型]具有p+型掺杂通道硅衬底的HEMT器件

说明书

技术领域

本实用新型涉及一种HEMT器件，特别是涉及一种具有p+型掺杂通道硅衬底的HEMT器件。

背景技术

HEMT（High Electron Mobility Transistor），高电子迁移率晶体管，是一种异质结场效应晶体管，又称为调制掺杂场效应晶体管（MODFET）、二维电子气场效应晶体管（2-DEGFET）、选择掺杂异质结晶体管（SDHT）等。硅衬底因其有大尺寸低成本等特点被广泛应用于氮化镓（GaN）基的HEMT器件中。击穿电压（Breakdown Voltage），是衡量HEMT器件性能的一项重要指标，在传统HEMT器件的（Al，Ga）N/Si界面，由于电荷的集聚，会形成一个导电通道，通过该导电层将电流引入位错和芯片侧壁等纵向导电通道后，会造成器件击穿电压的大幅下降。多项研究证明，硅衬底和外延层的界面是重要的导电通道，如图1所示。

发明内容

本实用新型的目的是提供一种具有p+型掺杂通道硅衬底的HEMT器件。

为达到上述目的，本实用新型采用的技术方案是：

一种具有p+型掺杂通道硅衬底的HEMT器件，包括硅衬底、形成在所述的硅衬底上表面的外延层，所述的硅衬底的上表面形成有至少一条具有深度p+型掺杂通道，所述的p+型掺杂通道形成对所述的硅衬底上表面导电通道的隔断。

优选地，所述的p+型掺杂通道设置有多条，相邻两条所述的p+型掺杂通道之间的间距为4.5~5.5μm。

优选地，所述的p+型掺杂通道的宽度为0.5~1.5μm。

优选地，所述的p+型掺杂通道的深度为1.5~2μm。

优选地，所述的p+型掺杂通道的掺杂元素为B，掺杂浓度大于>1E19cm^-3。

优选地，所述的硅衬底的为掺杂元素B的p型衬底；所述的硅衬底的电阻率为1E3~1E4 Ohm-cm。

优选地，所述的外延层包括形成在所述的硅衬底上表面的缓冲层、形成在所述的缓冲层上表面的沟道层以及形成在所述的沟道层上表面的栅极层。

进一步优选地，所述的缓冲层为（Al，Ga）N。

进一步优选地，所述的沟道层为GaN层。

进一步优选地，所述的栅极层为Al_xGa_(1-x)N层，其中x=0.2-0.3。

由于上述技术方案运用，本实用新型与现有技术相比具有下列优点：

本实用新型在（Al，Ga）N/Si的界面形成间隔式的电荷耗尽区，能够有效阻隔了界面导电通道，从而达到提升击穿电压的目的。

附图说明

附图1为现有技术的结构示意图；

附图2为本实施例的结构示意图。

其中：1、硅衬底；2、缓冲层；3、沟道层；4、栅极层；5、p+型掺杂通道。

具体实施方式

下面结合附图及实施例对本实用新型作进一步描述：

如图1所示的一种具有p+型掺杂通道硅衬底的HEMT器件，包括硅衬底1、形成在硅衬底1上表面的外延层。其中：外延层包括形成在硅衬底1上表面的缓冲层2、形成在缓冲层2上表面的沟道层3以及形成在沟道层3上表面的栅极层4。在本实施例中：缓冲层2为（Al，Ga）N的化合物层；沟道层3为GaN层；栅极层4为Al_xGa_(1-x)N层，其中x=0.2-0.3。在栅极层4上形成HEMT器件的源极、栅极和漏极。

在本实施例中：硅衬底1采用掺杂元素B的p型衬底，硅衬底1的电阻率为1E3~1E4 Ohm-cm。硅衬底1的上表面形成有至少一条具有深度p+型掺杂通道5，p+型掺杂通道5形成对硅衬底1上表面导电通道的隔断。p+型掺杂通道5设置有多条，相邻两条p+型掺杂通道5之间的间距为5μm；每条p+型掺杂通道5的宽度为1μm；p+型掺杂通道5的深度为1~2μm；p+型掺杂通道5的掺杂元素为B，掺杂浓度大于>1E19cm^-3。

在形成p+型掺杂通道5时，在外延生长之前，通过选择性离子注入的方法在硅衬底1表面形成多条间隔式的p+型掺杂通道5。

上述实施例只为说明本实用新型的技术构思及特点，其目的在于让熟悉此项技术的人士能够了解本实用新型的内容并据以实施，并不能以此限制本实用新型的保护范围。凡根据本实用新型精神实质所作的等效变化或修饰，都应涵盖在本实用新型的保护范围之内。