[发明专利]非易失性存储设备和其编程方法

说明书

非易失性存储设备可以包括存储单元阵列和控制逻辑。存储单元阵列具有连接到多个字线的多个存储单元。控制逻辑在从用于多个存储单元的编程操作的验证步骤到位线设定步骤的转变过程中控制施加恢复电压到多个字线当中的字线。施加到该字线的恢复电压不同于施加到其他字线的恢复电压。

相关申请的交叉引用

本申请要求在韩国知识产权局于2016年12月29日提交的韩国专利申请号10-2016-0182881的权益，该专利申请的公开通过引用被整体合并于此。

技术领域

本公开涉及存储设备，并且更具体地涉及非易失性存储设备和其编程方法。

背景技术

半导体存储设备是通过使用诸如硅(Si)、锗(Ge)、砷化镓(GaAs)以及磷化铟(InP)之类的半导体所实现的存储设备。通常把半导体存储设备分类为易失性半导体存储设备和非易失性半导体存储设备。

非易失性存储设备是甚至在电源断开的情况下存储于其中的数据也不消失的存储设备。非易失性存储设备可以包括只读存储器(ROM)、可编程ROM(PROM)、可擦除PROM(EPROM)、电EPROM(EEPROM)、闪速存储设备、相变随机存取存储器(RAM)(PRAM)、磁阻RAM(MRAM)以及铁电RAM(FRAM)。可以把闪速存储设备主要分类为NOR类型和NAND类型。

发明内容

本公开提供一种非易失性存储设备和其编程方法，用于改善编程干扰。

根据本公开的一方面，提供一种具有包括连接到多个字线的多个存储单元的存储单元阵列的非易失性存储设备。控制逻辑在从用于多个存储单元的编程操作的验证步骤到位线设定步骤的转变过程中控制施加恢复电压到多个字线当中的至少一个字线，该恢复电压不同于施加到其他字线的恢复电压。

根据本公开的另一方面，提供一种用于对连接到多个字线的存储单元进行编程的非易失性存储设备的编程方法。该方法包括：向多个字线施加多个验证电压并且通过以下来执行恢复步骤：(1)向多个字线当中的至少一个字线施加第一恢复电压以及(2)向除了所述至少一个字线之外的其他字线施加与第一恢复电压相比具有更低的电压电平的第二恢复电压。编程电压被施加到多个字线当中的被选择的字线。被选择的字线是编程目标。通过电压被施加到不是编程目标的未被选择的字线。

根据本公开的另一方面，提供一种具有存储单元串和控制逻辑的存储设备。通过位线和多个字线当中的不同的字线来寻址存储单元中的每一个。控制逻辑在从存储单元的目标存储单元的第N编程操作的编程验证操作转变到用于第N+1编程操作的位线设定操作时，向多个字线当中的被选择的字线施加第一恢复电压并且向多个字线当中不是被选择的字线的、另一个字线施加与第一恢复电压不同的第二恢复电压。

附图说明

将从结合附图所采取的以下详细描述更清楚地理解本公开的实施例，其中：

图1是根据本公开的实施例的非易失性存储器系统的框图；

图2是根据本公开的实施例的非易失性存储设备的详细框图；

图3是根据本公开的实施例的存储单元阵列中所包括的存储块的电路图；

图4是根据本公开的实施例的存储单元阵列中所包括的存储块的另一个示例的电路图；

图5是根据本公开的实施例的存储单元阵列中所包括的存储块的另一个示例的电路图；

图6是图5的存储块的立体图；

图7是描述热载流子注入(HCI)现象的、按存储单元的电压电位的图；

图8是根据本公开的实施例的非易失性存储设备的操作方法的流程图；

图9A是根据本公开的实施例的非易失性存储设备的操作时序的图；