[发明专利]高频三极管及其制作方法

说明书

本发明涉及一种高频三极管及其制作方法。所述制作方法获得的高频三极管包括P型衬底、N型掩埋层、N型外延层、基区、P型高掺杂区、场氧化层、集电极磷桥、P型多晶硅及连接P型多晶硅的P型区域、在P型多晶硅及场氧化层上形成的第一TEOS层、贯穿第一TEOS层及P型多晶硅且对应基区的开口、在开口的侧壁及底部形成的间隔侧墙、连接基区的N型多晶硅、贯穿第一TEOS层且对应P型区域的第一通孔、形成于P型区域表面的第一沟槽、贯穿第一TEOS层且对应集电极磷桥的第二通孔、连接第二通孔且贯穿场氧化层与集电极磷桥对应的第二沟槽、第一金属部、第二金属部及第三金属部，第一接触孔与第二接触孔的宽度沿着远离第一、第二及第三金属部的方向逐渐减小。

【技术领域】

本发明涉及半导体制造工艺技术领域，特别地，涉及一种高频三极管及其制作方法。

【背景技术】

高频三极管区别于普通三极管的特征主要是其晶体管特征尺寸小、击穿电压低、特征频率极高，制作工艺难度大。其一般应用在VHF、UHF、CATV、无线遥控、射频模块等高频宽带低噪声放大器上，这些使用场合大都用在低电压、小信号、小电流、低噪声条件下。

现有一种高频三极管的结构中，采用了两种多晶硅。一种多晶硅是n+多晶硅层，这一方面是用来减小基区的表面复合速度，以提高发射结注入效率，增大电流增益；另一方面是用来制作n+浅基区(利用n+多晶硅中杂质的外扩散来形成浅发射结)。第二种多晶硅是p+多晶硅层，利用其中杂质的外扩散来形成p+外基区、并与基区窗口自对准，这不仅可以减小外基区的电阻，而且也减小了器件的有效总面积，使得集电区-基区之间的电容以及集电区-衬底之间的电容得以减小，这可提高晶体管的频率特性。

实际上从器件结构角度上分析，双多晶硅晶体管中，基区的电阻主要与以下几部分有关，基区电阻＝基区P-掺杂电阻+外基区P+电阻+基区P+多晶硅电阻+区多晶硅接触电阻，也就是说，这几个因素任何一个的变化都会直接影响到总基区电阻。

在实际的芯片制造中，经常会出现基区电阻过大而导致管芯烧毁的现象。通过分析芯片数据，确认到根本原因主要有两个，一个是基区多晶硅与上层金属之间的接触电阻偏大，第二个基区多晶硅电阻本身较大。而接触电阻增高的主要原因来自于接触孔刻蚀时，基区Poly表面因刻蚀Plasma损伤和表面浓度局部改变而与金属的欧姆接触不良。外基区多晶硅的电阻主要取决于其中B的掺杂浓度，浓度越高，电阻越低。

【发明内容】

而本发明的目的正是通过工艺优化，在不影响器件其他性能的基础上，降低高频三极管基区接触电阻。

一种高频三极管的制作方法，其包括以下步骤：

提供P型衬底，在所述P型衬底上形成N型掩埋层，在所述N型掩埋层上形成N型外延层，在所述N型外延层表面形成基区、连接所述基区两端的P型高掺杂区、位于所述P型高掺杂区远离所述基区一侧的场氧化层以及形成贯穿所述N型外延层并延伸至所述N型掩埋层中的集电极磷桥，在所述P型高掺杂区及所述场氧化层上形成P型多晶硅，在所述P型多晶硅及场氧化层上形成第一TEOS层，形成贯穿所述第一TEOS层及所述P型多晶硅且对应所述基区的开口，在所述开口的侧壁及底部形成间隔侧墙及设置于所述间隔侧墙且连接所述基区的N型多晶硅，其中，所述间隔侧墙包括依序形成的氮化硅层及第二TEOS层；

在所述N型多晶硅上、所述第一TEOS层形成第一光刻胶，利用所述第一光刻胶对所述P型多晶硅进行第一次刻蚀，从而形成贯穿所述第一TEOS层的第一接触孔及第二接触孔，所述第一接触孔对应所述P型多晶硅，所述第二接触孔延伸至所述场氧化层表面且对应所述集电极磷桥，所述第一接触孔与所述第二接触孔的宽度沿着远离所述光刻胶的方向逐渐减小；

利用所述第一接触孔及第二接触孔进行第一次P型离子注入；