[发明专利]闪存浮栅的制作方法以及NOR闪存在审
| 申请号： | 201711405619.0 | 申请日： | 2017-12-22 |
| 公开（公告）号： | CN108172510A | 公开（公告）日： | 2018-06-15 |
| 发明（设计）人： | 曹开玮 | 申请（专利权）人： | 武汉新芯集成电路制造有限公司 |
| 主分类号： | H01L21/28 | 分类号： | H01L21/28;H01L27/11521 |
| 代理公司： | 上海思微知识产权代理事务所(普通合伙) 31237 | 代理人： | 屈蘅;李时云 |
| 地址： | 430205 湖北*** | 国省代码： | 湖北;42 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 浮栅层 隔离介质 硬掩模层 半导体基底 隧穿氧化层 浮栅 隔离结构 回刻蚀 闪存 填充 沟槽氧化层 上表面齐平 隔离沟槽 间隙填充 依次叠加 深宽比 增大的 刻蚀 内壁 去除 制作 覆盖 | ||
1.一种闪存浮栅的制作方法，其特征在于，包括：
提供半导体基底，在所述半导体基底上依次叠加形成隧穿氧化层、浮栅层和硬掩模层；
刻蚀所述硬掩模层、所述浮栅层、所述隧穿氧化层以及所述半导体基底，从而在所述半导体基底中形成多个隔离沟槽；
在所述隔离沟槽的内壁形成沟槽氧化层并利用隔离介质填充满所述隔离沟槽；
回刻蚀所述隔离介质以形成隔离结构；以及
去除所述硬掩模层从而在所述隔离结构之间形成浮栅。
2.如权利要求1所述的闪存浮栅的制作方法，其特征在于，所述隧穿氧化层利用原位蒸汽生成方法或者脱耦等离子体氮化方法形成。
3.如权利要求1所述的闪存浮栅的制作方法，其特征在于，所述隧穿氧化层的厚度是80至
4.如权利要求1所述的闪存浮栅的制作方法，其特征在于，回刻蚀所述隔离介质以形成隔离结构的方法为一次干法刻蚀工艺。
5.如权利要求4所述的闪存浮栅的制作方法，其特征在于，所述隔离结构的上表面高于所述隧穿氧化层的上表面并且低于所述浮栅层的上表面。
6.如权利要求1至5任一项所述的闪存浮栅的制作方法，其特征在于，所述浮栅的高宽比大于2。
7.如权利要求1至5任一项所述的闪存浮栅的制作方法，其特征在于，在所述隔离沟槽的内壁形成沟槽氧化层并利用隔离介质填充满所述隔离沟槽的步骤包括：利用化学机械研磨工艺使所述隔离介质的上表面与所述硬掩模层的上表面齐平。
8.如权利要求1至5任一项所述的闪存浮栅的制作方法，其特征在于，在所述半导体基底上形成所述隧穿氧化层之前，还包括：
在所述半导体基底上形成衬垫氧化层；
进行阱区的离子注入；以及
去除所述衬垫氧化层。
9.一种NOR闪存，其特征在于，利用包括如权利要求1至8任一项所述的闪存浮栅的制作方法形成。
10.如权利要求9所述的NOR闪存，其特征在于，所述NOR闪存选自随机存取存储器、只读存储器、可编程逻辑阵列、专用集成电路或数字射频存储器。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于武汉新芯集成电路制造有限公司，未经武汉新芯集成电路制造有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201711405619.0/1.html，转载请声明来源钻瓜专利网。
- 上一篇：半导体器件及制造方法
- 下一篇：一种具备空气沟结构的T型栅制作方法
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
