[发明专利]半导体器件及制造其的方法

说明书

本发明提供一种半导体器件，该半导体器件可以包括衬底、在衬底上的第一掺杂区域和第二掺杂区域、在第一掺杂区域上的基极区域、在第二掺杂区域上的沟道区域、以及分别在基极区域和沟道区域上的第三掺杂区域和第四掺杂区域。第一掺杂区域和第二掺杂区域可以在基本平行于衬底的顶表面的第一方向上隔离而不直接接触。沟道栅极结构可以在沟道区域的侧表面上。基极区域的在基本垂直于衬底的顶表面的第二方向上的厚度可以等于或大于沟道区域的厚度。

技术领域

本公开涉及半导体器件及制造其的方法，更具体地，涉及以高生产效率制造半导体器件的方法以及可以根据该方法中的一种或更多种被制造的半导体器件。

背景技术

由于其小尺寸、多功能和/或低成本特性，半导体器件被认为是电子工业中的重要元件。半导体器件可以包括各种类型的器件，包括配置为存储数据的存储器件、配置为处理数据的逻辑器件、其某些组合等。

此外，对与高操作速度和低操作电压相关联的半导体器件的需求不断增加。为了满足这样的需求，可以生产具有增大的集成度的半导体器件。然而，半导体器件的集成度的增大可能导致半导体器件的可靠性的劣化。因此，正在进行许多研究以在没有可靠性劣化的情况下实现高集成的半导体器件。

发明内容

本发明构思的一些示例实施方式提供了以高效率制造的半导体器件。

本发明构思的一些示例实施方式提供了能够降低与半导体器件的制造相关的成本的方法。

根据本发明构思的一些示例实施方式，一种半导体器件可以包括衬底、在衬底上的第一掺杂区域和第二掺杂区域、在第一掺杂区域上的基极区域、在第二掺杂区域上的沟道区域、分别在基极区域和沟道区域上的第三掺杂区域和第四掺杂区域、以及在沟道区域的侧表面上的沟道栅极结构。第一掺杂区域和第二掺杂区域可以在第一方向上隔离而不直接接触，第一方向基本平行于衬底的顶表面。基极区域的在基本垂直于衬底的顶表面的第二方向上的厚度可以等于或大于沟道区域的厚度。

根据本发明构思的一些示例实施方式，一种制造半导体器件的方法可以包括：提供衬底，该衬底包括器件隔离层；在衬底上形成第一半导体图案和第二半导体图案；以及在第二半导体图案的侧表面上形成沟道栅极结构。第一半导体图案和第二半导体图案可以在基本平行于衬底的顶表面的第一方向上隔离而不直接接触。器件隔离层可以在第一方向上在第一半导体图案与第二半导体图案之间。第一半导体图案和第二半导体图案的每个给定半导体图案可以分别在给定半导体图案的下部和上部中包括下掺杂区域和上掺杂区域。第一半导体图案可以包括在第一半导体图案的上掺杂区域与下掺杂区域之间的基极区域。基极区域可以与第一导电类型相关联。每个给定半导体图案的上掺杂区域和下掺杂区域可以与不同于第一导电类型的第二导电类型相关联。

根据本发明构思的一些示例实施方式，一种半导体器件可以包括：第一掺杂区域和第二掺杂区域，第一掺杂区域和第二掺杂区域在第一方向上隔离而不直接接触；在第二方向上分别在第一掺杂区域和第二掺杂区域上的基极区域和沟道区域，第二方向基本垂直于第一方向；以及在第二方向上分别在基极区域和沟道区域上的第三掺杂区域和第四掺杂区域。

根据本发明构思的一些示例实施方式，一种半导体器件可以包括：衬底，该衬底包括器件隔离层；以及在衬底上的第一半导体图案和第二半导体图案。第一半导体图案和第二半导体图案可以在第一方向上隔离而不直接接触，使得器件隔离层在第一方向上在第一半导体图案与第二半导体图案之间。第一半导体图案和第二半导体图案的每个给定半导体图案可以分别在给定半导体图案的下部和上部中包括下掺杂区域和上掺杂区域。第一半导体图案可以包括在第一半导体图案的上掺杂区域与下掺杂区域之间的基极区域，基极区域与第一导电类型相关联。每个给定半导体图案的上掺杂区域和下掺杂区域可以与不同于第一导电类型的第二导电类型相关联。

附图说明

示例实施方式将由以下结合附图的简明描述被更清楚地理解。附图表现了如在此描述的非限制性的示例实施方式。