[发明专利]阵列基板以及显示装置

说明书

本发明公开了一种阵列基板，包括显示区和位于所述显示区周边的驱动电路区，所述驱动电路区包括形成在衬底基板上的第一金属层，所述第一金属层通过图案化工艺形成有多条金属走线，所述多条金属走线中包含有相邻的并且相互绝缘的第一金属走线和第二金属走线；其中，所述第一金属走线和所述第二金属走线之间的间距设置为50μm以上，否则，所述第一金属走线和所述第二金属走线之间的面积差异设置为不超过10％。本发明还公开了包含如上所述阵列基板的显示装置。

技术领域

本发明涉及显示器技术领域,尤其涉及一种阵列基板，还涉及包含所述阵列基板的显示装置。

背景技术

薄膜晶体管液晶显示器(Thin Film Transistor Liquid Crystal Display，简称TFT-LCD)具有体积小、功耗低、无辐射等特点，在当前的平板显示器市场中占据了主导地位。GOA(Gate driver On Array)技术是TFT-LCD中的一种设计，其将LCD面板的栅极驱动电路集成在基板上，以提高LCD面板的集成度，减少了栅极驱动IC的使用率，由此得到广泛运用。而现有技术中的TFT(薄膜晶体管)基板上的GOA存在一些问题，其中发现在GOA电路中经常发生静电放电(Electrostatic Discharge，ESD)不良，即由于ESD引发GOA电路静电击穿，降低了TFT基板的良品率。

为了避免这种由于ESD现象所导致的降低TFT-LCD生产良率的问题，现有技术中一般采用ESD保护结构将制作TFT-LCD的过程中产生的电荷均匀扩散，来避免ESD现象的产生。但是现有技术中采用的ESD保护结构均是在TFT-LCD中的阵列基板制作结束后才形成的，这就使得在阵列基板的制作过程中所产生的电荷不能够被ESD保护结构均匀扩散，即在阵列基板的制作过程中，ESD现象仍然具有较高的发生机率。

在阵列基板的制备工艺中，需要在衬底基板上依次制备第一金属层(栅极走线层)、栅极绝缘层、半导体层和第二金属层(源漏极走线层)。对于，采用GOA技术的阵列基板，外围的驱动电路是直接设置在阵列基板上，由于走线空间的限制，外围的驱动电路中的第一金属层中的走线间距较小，而在第一金属层上方采用沉积法成膜和干法刻蚀工艺制备形成图案化的半导体层时，会在半导体层的表面产生并累积光生载流子，这些光生载流子会朝向对应于第一金属层中的走线位置聚集，极易发生ESD现象。

发明内容

有鉴于此，本发明提供了一种阵列基板，通过对阵列基板的第一金属层中的走线结构进行改进，有效地降低了该阵列基板的制作工艺过程中发生ESD现象的机率。

为了实现上述的目的，本发明采用了如下的技术方案：

一种阵列基板，包括显示区和位于所述显示区周边的驱动电路区，所述驱动电路区包括形成在衬底基板上的第一金属层，所述第一金属层通过图案化工艺形成有多条金属走线，所述多条金属走线中包含有相邻的并且相互绝缘的第一金属走线和第二金属走线；其中，所述第一金属走线和所述第二金属走线之间的间距设置为50μm以上，否则，所述第一金属走线和所述第二金属走线之间的面积差异设置为不超过10％。

优选地，对于所述第一金属走线和所述第二金属走线之间的间距小于50μm的某一位置，在所述第一金属走线上截取以所述某一位置为中心的包含一定长度的第一区域，在所述第二金属走线上截取以所述某一位置为中心的包含一定长度的第二区域，将所述第一区域和所述第二区域之间的面积差异设置为不超过10％。

优选地，所述一定长度的取值为100μm以上。

优选地，所述一定长度的取值为100μm。

优选地，以所述第一区域和所述第二区域中面积较大的为基准区域，所述第一区域和所述第二区域的面积之差不超过所述基准区域的10％。

优选地，以所述第一区域和所述第二区域中面积较小的为基准区域，所述第一区域和所述第二区域的面积之差不超过所述基准区域的10％。