[发明专利]改善闪存中高压器件栅极氧化层可靠性的工艺集成方法

说明书

本发明公开了一种改善闪存中高压器件栅极氧化层可靠性的工艺集成方法，包括步骤：步骤一、提供一半导体衬底并形成场氧；步骤二、形成衬垫氧化层；步骤三、进行高压器件的阱区的离子注入；步骤四、进行各闪存单元的阈值电压调整离子注入；步骤五、同时去除闪存单元区和高压器件区的衬垫氧化层；步骤六、同时在闪存单元区和高压器件区的半导体衬底表面形成闪存单元的所需的隧穿氧化层；步骤七、形成第一层多晶硅和ONO层；步骤八、刻蚀形成闪存单元的栅极结构所需的浮栅多晶硅层和ONO层。本发明能减少高压器件栅极氧化层的损伤，改善高压器件栅极氧化层的可靠性，并进而提高高压器件的可靠性。

技术领域

本发明涉及一种半导体集成电路的制造方法，特别是涉及一种改善闪存中高压器件栅极氧化层可靠性的工艺集成方法。

背景技术

闪存(Flash)由于其具有高密度，低价格，和电可编程，擦除的优点已被广泛作为非易失性记忆体应用的最优选择。目前闪存单元主要是在65纳米技术节点进行，随着对大容量闪存的要求，利用现有技术节点，每片硅片上的芯片数量将会减少。同时新的技术节点的日益成熟，也促使闪存单元用高节点的技术进行生产。意味着需要将闪存单元的尺寸进行缩减，按照原有结构进行的闪存单元的有源区宽度和沟道的长度的缩减，都会使闪存单元的性能受到影响。

现有的NOR flash闪存中会使用高压器件和核心器件,高压器件可以提供如5.0V的高压且这种高压器件是为闪存单元的编程和擦除提供高电压；核心器件主要是工作电压为3.3V或1.8V的逻辑器件。这些高电压的稳定性，对于闪存单元的编程和擦除态后的分布极其重要，因此对与高压区的栅级氧化硅的可靠性要求很高。现有工艺中，通常是先进行高压器件的势阱即阱区如P阱或N阱的离子注入，然后进行闪存单元的电压调整离子注入，以及前面衬垫氧化硅的去除，闪存单元区域隧穿氧化硅的形成，浮栅极多晶硅形成，氧化硅-氮化硅-氧化硅(ONO)形成，以及高压区域浮栅极和ONO去除后生长高压器件区域的栅极氧化硅。在这个工艺中，闪存单元区域的隧穿氧化层形成前，仅有闪存单元区域的衬垫氧化层被去除，而高压器件区域还是以前的衬垫氧化层。这个被高压势阱离子注入损伤，被多次光刻胶去除，以及隧穿氧化硅形成影响的氧化硅，在后续浮栅极和ONO层去除时容易受到刻蚀的损伤，造成器件的可靠性退化。

发明内容

本发明要解决的技术问题是提供一种改善闪存中高压器件栅极氧化层可靠性的工艺集成方法，能减少高压器件栅极氧化层的损伤，改善高压器件栅极氧化层的可靠性，并进而提高高压器件的可靠性。

为解决上述技术问题，本发明的改善闪存中高压器件栅极氧化层可靠性的工艺集成方法包括如下步骤：

步骤一、提供一半导体衬底，在所述半导体衬底表面形成场氧并由所述场氧隔离出有源区。

闪存包括集成在同一芯片上的高压器件区和闪存单元区；所述高压器件区的高压器件为所述闪存单元区的闪存单元的擦除和编程所需的电压。

步骤二、在所述半导体衬底表面形成衬垫氧化层。

步骤三、进行所述高压器件的阱区的离子注入，所述高压器件的阱区的离子注入穿过所述衬垫氧化层并会对所述衬垫氧化层带来损伤。

步骤四、进行各所述闪存单元的阈值电压调整离子注入。

步骤五、同时去除所述闪存单元区和所述高压器件区的所述衬垫氧化层，通过去除所述高压器件区域的所述衬垫氧化层防止具有损伤的所述衬垫氧化层给所述高压器件的可靠性带来影响。

步骤六、形成所述闪存单元的所需的隧穿氧化层，所述隧穿氧化层同时形成于所述闪存单元区和所述高压器件区的所述半导体衬底表面。

步骤七、在所述隧穿氧化层表面形成第一层多晶硅和ONO层。