[发明专利]半导体器件及其形成方法

说明书

一种半导体器件及其形成方法，其中方法包括：提供基底，基底上具有第一栅极结构；在第一栅极结构侧壁形成侧墙膜；在第一栅极结构的两侧形成牺牲层，牺牲层覆盖侧墙膜；在基底上形成覆盖牺牲层侧壁的底层介质层；形成底层介质层后，刻蚀去除牺牲层，在底层介质层和侧墙膜之间形成第一开口；在第一开口中形成插塞。所述方法提高了半导体器件的性能。

技术领域

本发明涉及半导体制造领域，尤其涉及一种半导体器件及其形成方法。

背景技术

MOS(金属-氧化物-半导体)晶体管，是现代集成电路中最重要的元件之一。MOS晶体管的基本结构包括：半导体衬底；位于半导体衬底表面的栅极结构，所述栅极结构包括：位于半导体衬底表面的栅介质层以及位于栅介质层表面的栅电极层；位于栅极结构两侧半导体衬底中的源漏掺杂区。

MOS晶体管的工作原理是：在栅极结构施加电压，通过调节栅极结构底部沟道的电流来产生开关信号。

然而，现有技术中MOS晶体管构成的半导体器件的性能仍有待提高。

发明内容

本发明解决的问题是提供一种半导体器件及其形成方法，以提高半导体器件的性能。

为解决上述问题，本发明提供一种半导体器件的形成方法，包括：提供基底，基底上具有第一栅极结构；在第一栅极结构侧壁形成侧墙膜；在第一栅极结构的两侧形成牺牲层，牺牲层覆盖侧墙膜；在基底上形成覆盖牺牲层侧壁的底层介质层；形成底层介质层后，刻蚀去除牺牲层，在底层介质层和侧墙膜之间形成第一开口；在第一开口中形成插塞。

可选的，所述侧墙膜的材料为SiO₂或SiOCN。

可选的，所述侧墙膜的介电常数为2.5～3.7。

可选的，所述侧墙膜的厚度为5nm～12nm。

可选的，所述牺牲层的材料为无定型硅或多晶硅。

可选的，第一栅极结构具有相对的第一侧以及相对的第二侧；所述牺牲层覆盖第一栅极结构第一侧侧壁的侧墙膜；形成所述牺牲层的方法包括：在所述基底上形成牺牲膜，所述牺牲膜覆盖基底、侧墙膜和第一栅极结构；平坦化牺牲膜以去除第一栅极结构顶部的牺牲膜；平坦化牺牲膜后，刻蚀牺牲膜以去除第一栅极结构第二侧的牺牲膜，形成所述牺牲层。

可选的，在形成所述牺牲层之前，所述侧墙膜还位于基底上、以及第一栅极结构的顶部；在形成牺牲层的过程中去除第一栅极结构顶部的侧墙膜；形成牺牲层后，牺牲层和基底之间具有侧墙膜；所述半导体器件的形成方法还包括：形成所述底层介质层之后，且在去除所述牺牲层之前，去除第一栅极结构，在底层介质层中形成栅开口，所述栅开口的侧壁具有侧墙膜；在所述栅开口中形成第二栅极结构；形成第二栅极结构后，去除所述牺牲层。

可选的，形成所述侧墙膜的工艺为原子层沉积工艺。

可选的，在形成所述侧墙膜之前，所述第一栅极结构的顶部表面还具有掩膜保护层；在形成所述牺牲层之前，所述侧墙膜还位于掩膜保护层的侧壁和顶部表面；在形成牺牲层的过程中去除掩膜保护层顶部表面的侧墙膜；形成牺牲层后，且在去除第一栅极结构之前，暴露出掩膜保护层的顶部表面；在形成所述底层介质层之后，且在去除第一栅极结构之前，去除掩膜保护层。

可选的，还包括：在去除所述第一栅极结构之前，刻蚀部分牺牲层，使牺牲层的顶部表面低于底层介质层的顶部表面，底层介质层和侧墙膜之间具有位于牺牲层上的第三开口；在第三开口中形成覆盖层；形成所述覆盖层后，去除所述第一栅极结构；在形成所述第二栅极结构的过程中，去除所述覆盖层。

可选的，所述覆盖层的材料为SiO₂、SiN或SiBCN。

可选的，所述覆盖层的厚度为20nm～50nm。