[发明专利]一种阵列基板及其制备方法

权利要求书

1.一种阵列基板的制备方法，其特征在于，所述方法包括：

在基板上形成导体层，并通过第一道掩膜工艺使得所述导体层形成第一源漏极导体区、第二源漏极导体区及像素电极区；

通过第二道掩膜工艺使得所述第一源漏极导体区形成第一半导体区、所述第二源漏极导体区形成第二半导体区；

在所述导体层上形成介电层；

在所述介电层上通过第三道掩膜工艺形成栅极图案层；

形成覆盖所述栅极图案层的保护层，并通过第四道掩膜工艺形成与所述第一源漏极导体区连通的第一过孔及与所述第二源漏极导体区连通的第二过孔；

通过第五道掩膜工艺在所述第一过孔及所述第二过孔中形成连接所述第一源漏极导体区与所述第二源漏极导体区的第一连接图案层；

在所述保护层上形成钝化层并通过第六道掩膜工艺裸漏至少部分所述像素电极区。

2.根据权利要求1所述的方法，其特征在于，所述在基板上形成导体层包括：

在所述基板上形成缓冲层；

在所述缓冲层上沉积石墨烯以形成所述导体层。

3.根据权利要求1所述的方法，其特征在于，所述栅极图案层包括第一栅极图案层及第二栅极图案层，所述第一栅极图案层及所述第二栅极图案层分别与所述第一源漏极导体区及所述第二源漏极导体区对应设置。

4.根据权利要求1所述的方法，其特征在于，所述第一源漏极导体区包括设置于所述第一半导体区两侧的第一源极和第一漏极，所述第二源漏极导体区包括设置于所述第二半导体区两侧的第二源极和第二漏极，所述第一过孔贯穿所述保护层和所述介电层并与所述第一漏极连通，所述第二过孔贯穿所述保护层和所述介电层并与所述第二源极连通。

5.根据权利要求4所述的方法，其特征在于，

所述通过第四道掩膜工艺形成与所述第一源漏极导体区连通的第一过孔及与所述第二源漏极导体区连通的第二过孔进一步包括：

通过第四道掩膜工艺形成与所述第一源极连通的第三过孔；

所述通过第五道掩膜工艺在所述第一过孔及所述第二过孔中形成连接所述第一源漏极导体区与所述第二源漏极导体区的第一连接图案层进一步包括：

通过第五道掩膜工艺在所述第三过孔中形成连接所述第一源极及所述阵列基板的周边电路的第二连接图案层。

6.根据权利要求4所述的方法，其特征在于，所述通过第二道掩膜工艺使得所述第一源漏极导体区形成第一半导体区进一步包括：

通过第二道掩膜工艺使得所述第一源漏极导体区形成与所述第一源极连接的数据线层。

7.一种阵列基板，其特征在于，所述阵列基板包括包括薄膜晶体管区及像素电极区，所述像素电极区至少部分裸露于所述薄膜晶体管区；

其中，所述薄膜晶体管区包括：

在基板上形成的源漏极导体区，所述像素电极区在所述基板上与所述源漏极导体区连接；

覆盖所述源漏极导体区的介电层；

形成于所述介电层上的栅极图案层；

覆盖所述栅极图案层的保护层；

形成于所述保护层上的钝化层。

8.根据权利要7所述的阵列基板，其特征在于，所述源漏极导体区包括第一源漏极导体区及第二源漏极导体区，所述第一源漏极导体区及所述第二源漏极导体区间隔设置，所述像素电极区与所述第二源漏极导体区连接。

9.根据权利要8所述的阵列基板，其特征在于，所述保护层设有分别连通所述所述第一源漏极导体区及所述第二源漏极导体区的第一过孔及第二过孔，所述阵列基板进一步包括第一连接图案层，所述第一连接图案层通过所述第一过孔及所述第二过孔电连接所述所述第一源漏极导体区及所述第二源漏极导体区。

10.根据权利要8所述的阵列基板，其特征在于，所述栅极图案层包括第一栅极图案层及第二栅极图案层，所述第一栅极图案层及所述第二栅极图案层分别与所述第一源漏极导体区及所述第二源漏极导体区对应设置。