[发明专利]半导体元件的精细线图案形成方法

权利要求书

1.一种半导体元件的精细线图案形成方法，其特征在于，包含：

在设置于目标层上的至少一个下硬遮罩层上形成多个下线性核心结构；

在所述下硬遮罩层上形成间隔层以覆盖所述多个下线性核心结构；

在所述间隔层上形成上硬遮罩层；

薄化所述上硬遮罩层直到所述间隔层的部位被暴露；以及

移除间隔层经暴露的所述多个部位直到所述下硬遮罩层的部位被暴露，以在下硬遮罩层上形成多个线图案。

2.如权利要求1所述的半导体元件的精细线图案形成方法，其特征在于，所述形成所述多个下线性核心结构包含：

在所述下硬遮罩层上形成至少一个缓冲硬遮罩层；

在所述缓冲硬遮罩层上形成多个上线性核心结构；

蚀刻所述缓冲硬遮罩层由所述多个上线性核心结构所暴露出的部位，直到所述下硬遮罩层的部位被暴露出；以及

移除所述多个上线性核心结构的残留部位，其中所述缓冲硬遮罩层的残留部位即作为所述多个下线性核心结构。

3.如权利要求2所述的半导体元件的精细线图案形成方法，其特征在于，所述形成所述多个上线性核心结构包含：

在所述缓冲硬遮罩层上等距地形成所述多个上线性核心结构，其中所述多个上线性核心结构的线宽等于所述多个上线性核心结构的线节距的一半。

4.如权利要求3所述的半导体元件的精细线图案形成方法，其特征在于，进一步包含：

在所述蚀刻所述缓冲硬遮罩层的所述多个部位之前修整所述多个上线性核心结构，其中经修整的所述多个上线性核心结构的线宽小于所述线节距的一半。

5.如权利要求1所述的半导体元件的精细线图案形成方法，其特征在于，所述形成所述间隔层是形成多个线性岛状物分别覆盖所述多个下线性核心结构，并且所述形成所述上硬遮罩层包含：

以所述上硬遮罩层填充形成于所述多个线性岛状物中的任意两相邻者之间的间距。

6.如权利要求1所述的半导体元件的精细线图案形成方法，其特征在于，所述形成所述上硬遮罩层是通过旋转涂布而执行。

7.如权利要求1所述的半导体元件的精细线图案形成方法，其特征在于，所述薄化所述上硬遮罩层是通过回蚀刻工艺而执行。

8.如权利要求1所述的半导体元件的精细线图案形成方法，其特征在于，所述多个线图案的线宽大于所述间隔层的厚度。

9.如权利要求8所述的半导体元件的精细线图案形成方法，其特征在于，所述间隔层的所述厚度大于所述多个线图案的所述线宽的三分之一。

10.如权利要求1所述的半导体元件的精细线图案形成方法，其特征在于进一步包含：

利用所述多个线图案作为遮罩蚀刻所述下硬遮罩层。

11.如权利要求10所述的半导体元件的精细线图案形成方法，其特征在于，所述蚀刻所述下硬遮罩层是执行至所述目标层的部位被蚀刻。

12.如权利要求11所述的半导体元件的精细线图案形成方法，其特征在于，进一步包含：

在所述蚀刻所述下硬遮罩层之后，移除所述下硬遮罩层的残留部位。

13.如权利要求10所述的半导体元件的精细线图案形成方法，其特征在于，进一步包含：

在所述蚀刻所述下硬遮罩层之后，移除所述多个线图案的残留部位。

14.如权利要求1所述的半导体元件的精细线图案形成方法，其特征在于，所述薄化所述上硬遮罩层以及所述移除所述间隔层经暴露的所述多个部位是通过干蚀刻工艺执行。