[发明专利]一种采用新型沟道孔电连接层材料的3D NAND闪存制备方法及闪存

说明书

本发明提供了一种采用新型沟道孔电连接层材料的3D NAND闪存制备方法及闪存，所述方法包括：在衬底上沉积衬底堆叠结构；刻蚀所述堆叠结构以形成沟道孔，所述沟道孔通至所述衬底并形成一定深度的硅槽；在所述硅槽内沉积石墨烯外延层；形成沟道孔侧壁堆叠结构；刻蚀所述堆叠结构；沉积石墨烯连接层，所述石墨烯连接层将沟道孔侧壁堆叠结构中的石墨烯层和石墨烯外延层连通。由于薄的石墨烯薄膜具有非常高的迁移率(mobility)和非常高的机械强度，因此有助于增加读取电流并提高沟道孔结构稳定性。

技术领域

本发明涉及半导体制造领域，尤其涉及一种3D NAND闪存结构中沟道孔结构及其制备方法。

背景技术

随着平面型闪存存储器的发展，半导体的生产工艺取得了巨大的进步。但是最近几年，平面型闪存的发展遇到了各种挑战：物理极限，现有显影技术极限以及存储电子密度极限等。在此背景下，为解决平面闪存遇到的困难以及最求更低的单位存储单元的生产成本，各种不同的三维(3D)闪存存储器结构应运而生，例如3D NOR(3D或非)闪存和3D NAND(3D与非)闪存。目前，在3D NAND的发展过程中，随着堆叠层数的增加，对刻蚀、沉积等制备工艺提出了更高的要求。

当前，3D NAND闪存的沟道孔侧壁堆叠结构的制备工艺包括：

S1：在所述沟道孔的侧壁及硅外延层的表面上沉积堆叠结构，所述沟道孔侧壁堆叠结构包括阻挡层、存储层和隧穿层的氧化物-氮化物-氧化物结构(ONO)和外面的多晶硅及氧化物层；

S2：刻蚀沟道孔侧壁堆叠结构，具体为，沿所述沟道孔侧壁堆叠结构的底壁向下刻蚀，通至所述硅外延层并形成一定深度的第二硅槽；同时去除覆盖所述衬底堆叠结构顶面的所述沟道孔侧壁堆叠结构以露出所述衬底堆叠结构顶面，并去除所述沟道孔侧壁堆叠结构最外侧的氧化物层

S3：沉积多晶硅连接层，在所述沟道孔侧壁堆叠结构的侧壁和第二硅槽的表面沉积多晶硅层以将沟道孔侧壁堆叠结构中的多晶硅层和硅外延层连通。

可见，现有技术的连接层材料均采用多晶硅；然而，随着堆叠层数的增加，读取电流(read current)正受到严重关切，采用多晶硅作为电连接层限制了传导能力并增加了沟道的电阻率，因此沟道孔性能受制于该缺陷的影响而难于提高。

因此，对于3D NAND闪存，特别是当堆叠层数较高时，如何寻找一种替代电连接层材料一直为本领域技术人员所致力研究的方向。

发明内容

本发明的目的在于提供一种采用新型沟道孔电连接层材料的3D NAND闪存制备方法及闪存，通过采用石墨烯材料替换多晶硅作为沟道孔电连接层材料，解决现有技术中的上述问题；提高3D NAND闪存的电气性能。

为了实现上述目的，本发明采用的技术方案如下：

一种采用新型沟道孔电连接层材料的3D NAND闪存制备方法，包括以下步骤：

提供衬底；

在所述衬底上沉积衬底堆叠结构；

刻蚀所述衬底堆叠结构的步骤，具体为，刻蚀所述堆叠结构以形成沟道孔，所述沟道孔通至所述衬底并形成一定深度的硅槽；

在所述硅槽内沉积石墨烯外延层；

形成沟道孔侧壁堆叠结构；

刻蚀所述堆叠结构；

沉积石墨烯连接层，所述石墨烯连接层将沟道孔侧壁堆叠结构中的石墨烯层和石墨烯外延层连通。

进一步，在所述衬底表面形成有多层交错堆叠的层间介质层及牺牲介质层或控制栅极层，所述牺牲介质层或控制栅极层形成于相邻的层间介质层之间；所述层间介质层为氧化物，所述牺牲介质层为氮化物，所述控制栅极层为多晶硅层或石墨烯层。