[发明专利]一种高速差分信号端口阻抗与传输线阻抗一致性控制方法

说明书

技术领域

本发明涉及高速串行通道阻抗一致性控制技术领域，尤其涉及一种高速差分信号端口阻抗与传输线阻抗一致性控制方法。

背景技术

随着系统信号速率往更高的发展，高速串行通道如PCIe、SRIO、SATA等信号，因为上升/下降时间极短，而这些高速差分信号接收端通常利用连接器或SMA等连接到其他控制器，且根据相关协议原理，收发两端会串接AC耦合电容，所以连接器或SMA等过孔寄生效应以及AC耦合电容参考回流路径会影响差分信号端口阻抗，高速差分信号端口阻抗与传输线阻抗不一致，导致接收端时域眼图存在过冲/下冲、抖动、时序偏移、误码等信号完整性问题。其中，PCIe(Peripheral Component Interconnect Express)是一种高速串行计算机标准；SRIO(Serial Rapid I/O)：串行Rapid I/O，是针对高性能嵌入式系统芯片间和板间互连设计执行的总线标准；SATA(Serial Advanced Technology Attachment)：串行高级技术附件，是一种基于行业标准的串行硬件驱动器接口；SMA(Small A Type)：是一种典型的微波高频连接器。

发明内容

本发明的目的在于通过一种高速差分信号端口阻抗与传输线阻抗一致性控制方法，来解决以上背景技术部分提到的问题。

为达此目的，本发明采用以下技术方案：

一种高速差分信号端口阻抗与传输线阻抗一致性控制方法，该方法包括如下步骤：

S101、设置反焊盘直径的逐次递增量；

S102、根据所述反焊盘直径的逐次递增量，逐次递增反焊盘直径；

S103、测试高速差分信号端口阻抗与传输线阻抗的一致性是否达到设定值。

特别地，所述步骤S103之后还包括：

S104、若步骤S103中测试结果为高速差分信号端口阻抗与传输线阻抗的一致性未达设定值，则设定过孔焊盘直径的递减区间；

S105、根据所述过孔焊盘直径的递减区间，递减过孔焊盘的直径；

S106、测试高速差分信号端口阻抗与传输线阻抗的一致性是否达到设定值。

特别地，所述步骤S106之后还包括：

S107、若步骤S106中测试结果为高速差分信号端口阻抗与传输线阻抗的一致性未达设定值，则设定过孔孔径的递增区间；

S108、根据所述过孔孔径的递增区间，递增过孔孔径；

S109、测试高速差分信号端口阻抗与传输线阻抗的一致性是否达到设定值。

特别地，所述步骤S109之后还包括：

S110、若步骤S109中测试结果为高速差分信号端口阻抗与传输线阻抗的一致性未达设定值，则在PCB工艺中选择保留或去除非功能焊盘(Non-functional Pad，NFP)；

S111、根据步骤S110的选择结果，测试高速差分信号端口阻抗与传输线阻抗的一致性是否达到设定值。

特别地，所述步骤S111之后还包括：

S112、若步骤S111中测试结果为高速差分信号端口阻抗与传输线阻抗的一致性未达设定值，则设定AC耦合电容Pad次表面掏空面积的递增区间；

S113、根据所述AC耦合电容Pad次表面掏空面积的递增区间，递增AC耦合电容Pad的掏空面积；

S114、测试高速差分信号端口阻抗与传输线阻抗的一致性是否达到设定值。

特别地，所述步骤S101中反焊盘直径的逐次递增量为2mil。

特别地，所述步骤S104中过孔焊盘直径的递减区间为20mil→10mil→5mil。

特别地，所述步骤S107中过孔孔径的递增区间为4mil→8mil→16mil。

特别地，所述步骤S112中AC耦合电容Pad次表面掏空面积递增区间为：掏空面积长从0→100mil，掏空面积宽从0→100mil。

特别地，所述步骤S113中AC耦合电容Pad次表面掏空面积递增后的规格为：掏空面积的长度与电容长度相等，掏空面积的宽度比两个电容并排后的宽度再宽0-10mil。