[发明专利]一种消除湿法刻蚀金属硅化物阻挡层底切缺陷的工艺方法

说明书

本专利提供一种消除湿法刻蚀金属硅化物阻挡层底切缺陷的工艺方法，应用于消除阻挡层底切，包括以下步骤：多晶硅光刻；多晶硅再氧化；阱区光刻；阱区离子注入；氧化层刻蚀；另一阱区光刻；另一阱区离子注入；氧化层刻蚀；整体光刻；整体刻蚀。有益效果：使用多次刻蚀的方法减少了湿法工艺中的负载效应，可以有效解决湿法刻蚀工艺中的底切问题。并且这种方法是借用高压浅掺杂的光罩，不会增加成本。

技术领域

本发明涉及半导体领域，尤其涉及一种消除湿法刻蚀金属硅化物阻挡层底切缺陷的干刻工艺方法。

背景技术

闪存作为一种重要的集成电路器件，被广泛应用于各类电子产品中。这种存储器件一般由存储数据的存储区和外围的控制电路区组成。这两种区域的栅氧层厚度存在差异，如图1所示，存储区2的栅氧化层厚度在20埃左右，而高压区1根据器件的不同电压需求，厚度则在80～120埃间变化，在58nm及以下的工艺中，金属硅化物阻挡层刻蚀一般是先经过一道干法刻蚀，随后利用湿法刻蚀来保证栅极及有源区刻通，随后再生长金属硅化物的。湿法刻蚀的工艺参数中过刻蚀的量是以将较厚的栅氧化层刻蚀通来确定的，但是不同区域栅氧化层厚度差异过大，湿法刻蚀中的过刻蚀会引起栅氧化层厚度较低的区域发生如图2所示底切3，从而造成器件失效。

发明内容

针对上述问题，本发明提出了一种消除湿法刻蚀金属硅化物阻挡层底切缺陷的工艺方法，应用于消除阻挡层底切，其中，提供一圆晶，所述圆晶包括第一区域和第二区域，所述第一区域上覆盖有第一栅极氧化层，所述第二区域上覆盖有第二栅极氧化层，所述第一栅氧化层与所述第二栅极氧化层存在一第一预定高度差，所述第一栅氧化层与所述第二栅极氧化层上分别形成有栅极，所述第一栅极氧化层和所述第二栅极氧化层底部部分为后续需形成金属硅化物层的区域；

还包括以下步骤：

步骤S1，于所述第一栅极氧化层、所述第二栅极氧化层和所述栅极表面形成一第一掩膜层，图案化所述第一掩膜层，于对应所述第一栅极氧化层的预定位置形成工艺窗口；

步骤S2，通过所述第一掩膜层对第一栅极氧化层底部有源区进行离子注入，形成第一阱区；

步骤S3，通过所述第一掩膜层对所述第一栅极氧化层进行刻蚀，将所述第一预定高度差缩小至第二预定高度差；

步骤S4，去除所述第一掩膜层，并于所述第一栅极氧化层、所述第二栅极氧化层和所述栅极表面形成一第二掩膜层，图案化所述第二掩膜层，于一预定位置形成工艺窗口；

步骤S5，通过所述第二掩膜层对所述第一栅极氧化层底部有源区进行离子注入，形成第二阱区；

步骤S6，通过所述第二掩膜层对所述第一栅极氧化层进行刻蚀，将所述第一预定高度缩小至所述第二预定高度；

步骤S7，去除所述第二掩膜层，并于所述第一栅极氧化层、所述第二栅极氧化层和所述栅极表面形成一第三掩膜层，图案化所述第三掩膜层，于一预定位置形成工艺窗口；

步骤S8，通过所述第三掩膜层对所述第一栅极氧化层和所述第二栅极氧化层进行同步一体化刻蚀，暴露所述后续需形成金属硅化物层的区域。

其中，所述第一区域为高压区。

其中，所述第二区域为存储区。

其中，所述步骤S3中的刻蚀方法为干法刻蚀。

其中，所述步骤S6中的刻蚀方法为干法刻蚀。

其中，所述干法刻蚀所使用的等离子发射源为电容耦合放电结构。

其中，所述干法刻蚀所使用的刻蚀气体中的碳元素和氟元素的比例在1:2～1:4之间。

其中，所述干法刻蚀所使用的源功率为300～1500瓦，偏置功率为300～1000瓦。