[发明专利]一种双栅极三维存储器及其制作方法

说明书

本发明实施例提供了一种双栅极三维存储器及其制作方法，该三维存储器包括：TSG以及存储单元，并在三维存储器中开设有两个沟道，且，每个沟道上形成一个掺杂塞，并在两个掺杂塞之间设置有栅极结构，栅极结构使两个掺杂塞互相绝缘。可见，本方案中每个沟道上具有一个掺杂塞，因此，能够减小电流阻力，改善电流通道。除此，本方案中通过增加掺杂塞的数量，使得只需要一个TSG即可，避免了两个TSG之间产生的阈值电压摆幅过大的问题。而且，本方案中由于改善了电流通道，因此，可以在沟道中无硼的注入，进而避免了由于高浓度掺杂导致的存储器件产生阈值电压干扰的问题。除此，由于本方案中的三维存储器只包括一个TSG，因此能够增加存储单元密度。

技术领域

本发明涉及闪存存储器领域，更具体地说，涉及一种双栅极三维存储器及其制作方法。

背景技术

NAND闪存是一种比硬盘驱动器更好的存储设备，随着人们追求功耗低、质量轻和性能佳的非易失存储产品，在电子产品中得到了广泛的应用。目前，平面结构的NAND闪存已近实际扩展的极限，为了进一步的提高存储容量，降低每比特的存储成本，提出了3D结构的NAND存储器。

在3DNAND存储器结构中，为了提高电流的同时减少位线电流，通常，顶栅结构被设计成如图1所示的结构，其中，该3DNAND存储器结构中在同一位线中，包括两个TSG(TSG1以及TSG2)，并且，为了提高两个TSG之间的阈值电压，需要对沟道1进行硼的注入。然而，发明人发现，现有的存储器结构由于包括两个TSG，因此需要占用更多的存储单元，除此，高浓度硼的注入会导致存储器件产生随机的掺杂波动，进一步导致阈值电压干扰，另外，两个TSG之间会产生较大的阈值电压摆幅，影响器件的性能。

因此，如何提供一种双栅极三维存储器及其制作方法，能够减少阈值电压干扰、降低阈值电压摆幅、降低沟道电流是本领域技术人员亟待解决的一大技术问题。

发明内容

有鉴于此，本发明提供了一种双栅极三维存储器的制作方法，能够减少阈值电压干扰、降低阈值电压摆幅以及降低沟道电流。

为实现上述目的，本发明提供如下技术方案：

一种双栅极三维存储器，包括：

TSG以及存储单元；

所述三维存储器中开设有两个沟道，每个所述沟道上形成一个掺杂塞；

两个所述掺杂塞之间设置有栅极结构，所述栅极结构使两个掺杂塞互相绝缘。

可选的，每个所述沟道中无填充。

可选的，沿垂直于所述存储单元的方向上，所述栅极结构的长度大于所述掺杂塞的长度。

可选的，沿垂直于所述存储单元的方向上，所述栅极结构的长度小于所述沟道的深度。

可选的，所述掺杂塞为N+掺杂塞。

一种双栅极三维存储器的制作方法，包括：

在基底上形成存储单元以及TSG；

并对所述三维存储器开设有两个沟道凹槽；

在每个所述沟道凹槽上形成一个掺杂塞；

在两个所述掺杂塞之间形成栅极结构，所述栅极结构使两个掺杂塞互相绝缘。

可选的，每个所述沟道中无填充。

可选的，在沿垂直于所述存储单元的方向上，形成长度大于所述掺杂塞的长度的栅极结构。

可选的，在沿垂直于所述存储单元的方向上，形成长度小于所述沟道的深度的栅极结构。

可选的，在每个所述沟道凹槽上形成一个N+掺杂塞。