[发明专利]动态随机存取存储器阵列及其版图结构、制作方法

说明书

本发明提供了一种动态随机存取存储器阵列及其版图结构、制作方法，每个有源区呈“V”型。因此本发明中的动态随机存取存储器阵列若产生字线干扰时，泄漏的自由电子平的均自由行程在“V”型的有源区拐角处被终止，电子和空穴将被重组，由此降低甚至避免了漏电流，有助于提高器件的性能。

技术领域

本发明涉及半导体技术领域，特别涉及一种动态随机存取存储器阵列及其版图结构、制作方法。

背景技术

集成电路已经从单一的芯片上集成数十个器件发展为集成数百万器件。传统的集成电路的性能和复杂性已经远远超过了最初的想象。为了实现在复杂性和电路密度(在一定芯片面积上所能容纳的器件的数量)方面的提高，器件的特征尺寸，也称为“几何尺寸(geometry)”，随着每一代的集成电路已经越变越小。提高集成电路密度不仅可以提高集成电路的复杂性和性能，而且对于消费者来说也能降低消费。使器件更小是有挑战性的，因为在集成电路制造的每一道工艺都有极限，也就是说，一定的工艺如果要在小于特征尺寸的条件下进行，需要更换该工艺或者器件布置；另外，由于越来越快的器件设计需求，传统的工艺和材料存在工艺限制。

DRAM(Dynamic Random Access Memory)，即动态随机存取存储器是最为常见的系统内存；该DRAM存储器为一种半导体器件，其性能已经取得很大的发展，但仍有进一步发展的需求。存储器按比例缩小是一项富有挑战性的任务，这是因为在不降低每一存储单元面积的存储能力情况下，并不能按比例缩小存储单元的尺寸，这阻碍了高密度存储器的发展。按比例缩小器件主要是应用于存储单元，存储单元阵列结构在决定芯片尺寸方面通常扮演着关键的角色。

现有使用的DRAM仍然存在诸多问题，例如随着器件尺寸缩小，字线干扰已经不容忽视，其产生的漏电流将严重影响DRAM性能。

发明内容

本发明的目的在于提供一种动态随机存取存储器阵列及其版图结构、制作方法，提高动态随机存取存储器阵列的性能。

为解决上述技术问题，本发明提供一种动态随机存取存储器阵列版图结构，包括配置在半导体衬底中的多个有源区，隔离结构和多条字线；

所述隔离结构配置在所述多个有源区之间；

每个所述有源区包括一沿着第一方向延伸的第一部分和一沿着第二方向延伸的第二部分，所述第一部分和所述第二部分的端点相互连接而使所述有源区呈“V”型；以及

在同一所述有源区中，两条所述字线分别与所述第一部分和所述第二部分相交并穿越所述第一部分和所述第二部分。

可选的，对于所述的动态随机存取存储器阵列版图结构，多个所述有源区呈阵列式排布，并且排布在同一列中的多个所述有源区相互对齐。

可选的，对于所述的动态随机存取存储器阵列版图结构，每一列中的所有的所述有源区的“V”开口朝向均相同。

可选的，对于所述的动态随机存取存储器阵列版图结构，相邻列中的所述有源区的“V”开口朝向不相同。

可选的，对于所述的动态随机存取存储器阵列版图结构，所述有源区的“V”开口的夹角介于140°～170°。

本发明还提供一种动态随机存取存储器阵列，包括：

半导体衬底，在所述半导体衬底中通过隔离结构定义有多个有源区，每一所述有源区包括一沿着第一方向延伸的第一部分和一沿着第二方向延伸的第二部分，所述第一部分和所述第二部分的端点相互连接而使所述有源区呈“V”型；以及

多条字线，形成在所述半导体衬底中，在同一所述有源区中，两条所述字线分别与所述第一部分和所述第二部分相交并穿越所述第一部分和所述第二部分。

可选的，对于所述的动态随机存取存储器阵列，多个所述有源区呈阵列式排布，并且排布在同一列中的多个所述有源区相互对齐。