[发明专利]半导体存储装置及其制造方法

说明书

实施方式提供可靠性较高的半导体存储装置及其制造方法。实施方式的半导体存储装置具备：层叠体，沿第一方向交替地层叠有电极膜以及绝缘膜；半导体部件，在上述第一方向上延伸；以及电荷蓄积部件，设于上述半导体部件与上述电极膜之间。上述电极膜具有：第一导电层，设于上述绝缘膜的上表面上以及上述绝缘膜的下表面上；以及第二导电层，在上述电极膜的第一部分，设于上述第一导电层间，该第二导电层由与上述第一导电层不同的材料形成。上述第一部分中的上述第一导电层的厚度，比上述第一部分与上述半导体部件之间配置的上述电极膜的第二部分中的上述第一导电层的厚度薄。

相关申请

本申请享受以日本专利申请2017－59927号(申请日：2017年3月24日)为基础申请的优先权。本申请通过参照该基础申请而包含基础申请的全部内容。

技术领域

实施方式涉及半导体存储装置及其制造方法。

背景技术

近年来，提出使存储单元三维地集成而成的层叠型的半导体存储装置。在这样的层叠型的半导体存储装置中，在半导体基板上设有将电极膜与绝缘膜交替地层叠而成的层叠体，并设有贯通层叠体的半导体柱。而且，在电极膜与半导体柱的每个交叉部分形成有存储单元晶体管。在层叠型的半导体存储装置中，确保可靠性成为课题。

发明内容

实施方式提供一种可靠性较高的半导体存储装置及其制造方法。

实施方式的半导体存储装置具备：层叠体，沿第一方向交替地层叠有电极膜以及绝缘膜；半导体部件，在上述第一方向上延伸；以及电荷蓄积部件，设于上述半导体部件与上述电极膜之间。上述电极膜具有：第一导电层，设于上述绝缘膜的上表面上以及上述绝缘膜的下表面上；以及第二导电层，在上述电极膜的第一部分，设于上述第一导电层间，该第二导电层由与上述第一导电层不同的材料形成。上述第一部分中的上述第一导电层的厚度，比上述第一部分与上述半导体部件之间配置的上述电极膜的第二部分中的上述第一导电层的厚度薄。

实施方式的半导体存储装置的制造方法具备如下工序：在层叠体形成第二方向上延伸的狭缝的工序，上述层叠体中，绝缘膜以及第一膜沿着第一方向交替地层叠，在内部设置有在上述第一方向上延伸的半导体部件，在上述半导体部件与上述第一膜之间设有电荷蓄积部件，上述第二方向与上述第一方向交叉；经由上述狭缝将上述第一膜去除，从而在上述绝缘膜之间形成空间的工序；经由上述狭缝，在上述空间的内表面上形成第三导电层的工序；经由上述狭缝，将上述第三导电层中的在上述空间的上述狭缝侧的第一部分配置的部分去除的工序；在上述第一部分中的上述空间的内表面上，经由上述狭缝形成比上述第三导电层薄的第四导电层的工序；以及在上述第一部分内形成第二导电层的工序。

附图说明

图1是表示第一实施方式的半导体存储装置的立体图。

图2是表示第一实施方式的半导体存储装置的俯视图。

图3是图2所示的A－A’线的剖面图。

图4是表示第一实施方式的半导体存储装置的硅柱周边的剖面图。

图5的(a)～(c)是表示第一实施方式的半导体存储装置的制造方法的剖面图。

图6的(a)～(c)是表示第一实施方式的半导体存储装置的制造方法的剖面图。

图7的(a)～(c)是表示第一实施方式的半导体存储装置的制造方法的剖面图。

图8是表示第二实施方式的半导体存储装置的剖面图。

图9的(a)～(c)是表示第二实施方式的半导体存储装置的制造方法的剖面图。

图10是表示第二实施方式的半导体存储装置的制造方法的剖面图。

具体实施方式

(第一实施方式)