[发明专利]基于复合介质栅MOSFET的全局曝光光敏探测器

说明书

本发明提供一种基于复合介质栅MOSFET的全局曝光光敏探测器，包括由多个探测单元构成的阵列，每个探测单元包括感光晶体管、电荷存储晶体管和读取晶体管，或者每个探测单元包括感光晶体管、电荷转移晶体管、电荷存储晶体管和读取晶体管；其中，感光晶体管用以实现光敏探测器的感光功能，电荷存储晶体管用以实现光生电荷的存储，读取晶体管用以实现信号的读取，电荷转移晶体管用以控制光生电荷的转移。本发明的探测器无需机械快门，可实现全局曝光与快速读取的功能，与现有浮栅CMOS工艺兼容，制造技术成熟，易于实现，由探测单元构成的阵列与周边电路整合性高，可大幅缩小芯片体积，且任何一个像素的失效不会影响整个成像阵列的正常工作。

技术领域

本发明涉及成像器件，尤其涉及一种应用于可见光和红外波段探测的成像探测器件的结构、工作机制和信号的读出，本发明可用于全局曝光成像。

背景技术

成像器件在各个领域都有很大的应用范围，当前最主要的成像器件是CCD和CMOS-APS。CCD较早出现，基本结构由MOS电容串联而成，在栅极加脉冲偏压后形成耗尽区用于收集光电子，随后脉冲时序将光电子以电荷包的形式读出，CCD虽然在灵敏度、分辨率、成像质量等方面都优于CMOS传感器，却存在着工艺复杂、成本高昂、功耗大等缺点，而CMOS图像传感器则与CMOS工艺兼容，因此其成本和功耗均较CCD低，CMOS-APS是通过二极管感光的，且每个探测单元都包括数个晶体管用于信号的放大和读取，通过外围译码电路进行寻址并且实现信号的读出，正因为每个探测单元中都包含若干个晶体管，造成CMOS-APS的填充系数较小，灵敏度不高，噪声较大等问题。

通过上述比较发现CCD和CMOS各有优缺点，鉴于此，已有专利CN201210442007中提出了一种基于复合介质栅MOSFET的双晶体管光敏探测器，弥补了CCD读出方式复杂以及CMOS-APS填充系数小、尺寸难以缩小的缺点，该探测器包含两个分别用于感光和读取的晶体管，但为了保持探测器中光电子数目不受读取时间前后顺序的影响，使用该探测器阵列的成像芯片必须使用机械快门，因而其不具备全局曝光功能，这就大大限制了它的应用范围，因此需要一种新结构的探测器来克服这一缺点，从而实现成像芯片全局曝光的功能。

发明内容

为了克服现有技术中存在的不足，本发明结合CCD电荷转移的原理，提出了一种改进后的新型成像器件，该器件在实现原有器件感光、光电子收集、读取和复位功能的基础上，新增了光电子转移和存储功能，可实现全局曝光，且可进一步提高像元的填充系数和量子效率。

为实现上述发明目的，本发明采用的技术方案如下：

基于复合介质栅MOSFET的全局曝光光敏探测器，包括由多个探测单元构成的阵列，每个探测单元包括感光晶体管、电荷存储晶体管和读取晶体管，感光晶体管、电荷存储晶体管和读取晶体管都形成在同一P型半导体衬底上方；所述感光晶体管用以实现光敏探测器的感光功能，其结构为：在所述P型半导体衬底上方自下而上依次设有底层绝缘介质层、电荷耦合层、顶层绝缘介质层和控制栅极，或者在所述P型半导体衬底上方自下而上依次设有底层绝缘介质层和控制栅极；所述电荷存储晶体管用以实现光生电荷的存储，其结构为：在所述P型半导体衬底上方自下而上依次设有底层绝缘介质层、电荷耦合层、顶层绝缘介质层和控制栅极；所述读取晶体管用以实现信号的读取，其结构为：在所述P型半导体衬底上方自下而上依次设有底层绝缘介质层、电荷耦合层、顶层绝缘介质层和控制栅极，在所述P型半导体衬底靠近底层绝缘介质的一侧通过离子注入形成N型源极，在所述P型半导体衬底靠近底层绝缘介质与所述的N型源极相对的另一侧通过离子注入形成N型漏极；所述电荷存储晶体管和读取晶体管在衬底中通过浅槽隔离区隔开；所述感光晶体管的电荷耦合层和电荷存储晶体管的电荷耦合层不相连，感光晶体管的控制栅极和电荷存储晶体管的控制栅极不相连；所述电荷存储晶体管的电荷耦合层和读取晶体管的电荷耦合层相连，电荷存储晶体管的控制栅极和读取晶体管的控制栅极相连。