[发明专利]一种ESD钳位电路及集成电路

权利要求书

1.一种ESD钳位电路，其特征在于，包括：

电容、电阻、第一P型晶体管、第二P型晶体管、第三P型晶体管、第一N型晶体管、第二N型晶体管、第三N型晶体管、第四N型晶体管、第五N型晶体管和第六N型晶体管；

其中，所述第一P型晶体管的源极接电源，所述第一P型晶体管的漏极与所述第二P型晶体管的栅极连接，所述第一P型晶体管的栅极接地；所述第二P型晶体管的源极接电源，所述第二P型晶体管的漏极与所述第一N型晶体管的栅极连接；所述第三P型晶体管的源极接电源，所述第三P型晶体管的漏极与第六N型晶体管的漏极连接，所述第三P型晶体管的栅极与第六N型晶体管的栅极连接；所述第一N型晶体管的源极接地，所述第一N型晶体管的漏极接电源；所述第二N型晶体管的源极与所述第三N型晶体管的漏极连接，所述第二N型晶体管的漏极与电源之间连接有所述电容，所述第二N型晶体管的栅极与所述第二N型晶体管的漏极连接；所述第三N型晶体管的源极接地，所述第三N型晶体管的栅极与所述第三N型晶体管的漏极连接；所述第四N型晶体管是源极接地，所述第四N型晶体管的漏极与所述第一P型晶体管的漏极连接，所述第四N型晶体管的栅极与所述第二N型晶体管的漏极连接；所述第五N型晶体管的源极接地，所述第五N型晶体管的漏极与所述第二P型晶体管的漏极连接，所述第五N型晶体管的栅极与所述第二P型晶体管的栅极连接；所述第六N型晶体管的源极接地，所述第六N型晶体管的漏极与所述第三P型晶体管的漏极连接；所述电阻连接在地与所述第二P型晶体管的漏极之间。

2.如权利要求1所述的电路，其特征在于：

所述第一P型晶体管的衬底与所述第一P型晶体管的源极连接；所述第二P型晶体管的衬底与所述第二P型晶体管的源极连接；所述第三P型晶体管的衬底与所述第三P型晶体管的源极连接；所述第一N型晶体管的衬底与所述第三P型晶体管的漏极连接；所述第二N型晶体管的衬底接地；所述第三N型晶体管的衬底接地；所述第四N型晶体管的衬底与所述第四N型晶体管的源极连接；所述第五N型晶体管的衬底与所述第五N型晶体管的源极连接；所述第六N型晶体管的衬底与所述第六N型晶体管的源极连接。

3.如权利要求1所述的电路，其特征在于，所述电容的电容值小于等于13fF。

4.如权利要求1所述的电路，其特征在于，所述第二N型晶体管的宽长比为5：2，所述第三N型晶体管的宽长比为5：2。

5.如权利要求1-4任一所述的电路，其特征在于，所述晶体管为金属氧化物半导体场效应晶体管。

6.一种集成电路，其特征在于，包括：

功能电路和与所述功能电路连接的钳位电路；

所述钳位电路包括：电容、电阻、第一P型晶体管、第二P型晶体管、第三P型晶体管、第一N型晶体管、第二N型晶体管、第三N型晶体管、第四N型晶体管、第五N型晶体管和第六N型晶体管；

其中，所述第一P型晶体管的源极接电源，所述第一P型晶体管的漏极与所述第二P型晶体管的栅极连接，所述第一P型晶体管的栅极接地；所述第二P型晶体管的源极接电源，所述第二P型晶体管的漏极与所述第一N型晶体管的栅极连接；所述第三P型晶体管的源极接电源，所述第三P型晶体管的漏极与第六N型晶体管的漏极连接，所述第三P型晶体管的栅极与第六N型晶体管的栅极连接；所述第一N型晶体管的源极接地，所述第一N型晶体管的漏极接电源；所述第二N型晶体管的源极与所述第三N型晶体管的漏极连接，所述第二N型晶体管的漏极与电源之间连接有所述电容，所述第二N型晶体管的栅极与所述第二N型晶体管的漏极连接；所述第三N型晶体管的源极接地，所述第三N型晶体管的栅极与所述第三N型晶体管的漏极连接；所述第四N型晶体管是源极接地，所述第四N型晶体管的漏极与所述第一P型晶体管的漏极连接，所述第四N型晶体管的栅极与所述第二N型晶体管的漏极连接；所述第五N型晶体管的源极接地，所述第五N型晶体管的漏极与所述第二P型晶体管的漏极连接，所述第五N型晶体管的栅极与所述第二P型晶体管的栅极连接；所述第六N型晶体管的源极接地，所述第六N型晶体管的漏极与所述第三P型晶体管的漏极连接；所述电阻连接在地与所述第二P型晶体管的漏极之间。