[发明专利]感测系统和半导体装置

权利要求书

1.一种感测系统，包括：

发射器电路，配置成向N个传感器传送驱动信号，N为正整数；

N个接收器电路，配置成并行接收由所述N个传感器响应所述驱动信号而生成的N个感测信号；

N个调制电路，配置成调制所述N个接收器电路的输出；

混合器电路，配置成混合所述N个调制电路的输出；

A/D转换器电路，配置成接收所述混合器电路的输出；以及

解调电路，配置成对所述A/D转换器电路的输出进行解调，以生成与所述N个感测信号对应的N个数字感测值。

2.如权利要求1所述的感测系统，

其中所述发射器电路配置成至少在N个周期期间分别向所述N个传感器反复传送所述驱动信号，以及

其中所述N个接收器电路配置成在所述N个周期期间分别接收所述N个感测信号。

3.如权利要求2所述的感测系统，

其中所述N个调制电路分别对所述N个接收器电路的输出执行代码调制。

4.如权利要求2所述的感测系统，

其中所述N个调制电路还配置成向所述混合器电路依次提供N个乘积，所述N个乘积通过基于N行和N列矩阵所表示的调制系数在所述N个周期的每个中将所述N个感测信号分别与所述矩阵在第一至第N行中的相应元素相乘而得到。

5.如权利要求4所述的感测系统，

其中所述混合器电路还配置成在所述N个周期的每个中计算所述N个乘积之和，并且在所述N个周期期间将所计算和提供给所述A/D转换器电路。

6.如权利要求5所述的感测系统，

其中所述A/D转换器电路还配置成在所述N个周期的每个中依次输出与所述混合器电路的输出对应的数字值，由此在所述N个周期期间输出N个数字信号，

其中所述解调电路还配置成接收通过与所述调制系数的矩阵正交的N行和N列矩阵所表示的解调系数，以及

其中所述解调电路还配置成使用在所述N个周期期间所提供的所述N个数字信号作为N行和一列的输入矩阵，并且通过将所述解调系数与所述N行和一列输入矩阵相乘来输出所述N个数字感测值。

7.如权利要求6所述的感测系统，

其中，所述解调电路包括：

N-1个串联连接延迟电路，配置成将在所述N个周期期间所提供的所述N个数字信号延迟一个周期；以及

N个乘积-和计算电路，配置成通过将所述A/D转换器电路和N-1个串联连接延迟电路的输出乘以所述解调系数的所述第一至第N行的每个的N个元素并且累加通过这个乘法所得到的乘积来输出所述N个数字感测值。

8.如权利要求6所述的感测系统，

其中所述A/D转换器电路还配置成在所述N个周期的每个中执行增量-累加转换操作K次，并且在所述N个周期期间的各周期中输出K个数字数据作为所述数字信号，

其中所述解调电路还包括N个乘法器电路和N个滤波器电路，其配置成分别接收所述N个乘法器电路的输出，以及

其中所述滤波器电路的每个还包括一阶集成电路和K×N阶梳状滤波器，其为级联连接。

9.如权利要求6所述的感测系统，

其中所述A/D转换器电路还配置成在所述N个周期的每个中执行增量-累加转换操作K次，并且在所述N个周期期间的各周期中输出K个数字数据作为所述数字信号，

其中所述解调电路还包括N个乘法器电路和N个滤波器电路，其配置成分别接收所述N个乘法器电路的输出，以及

其中所述滤波器电路的每个还包括一阶集成电路、1/D抽选器电路和K×N/D阶梳状滤波器，其为级联连接。

10.如权利要求6所述的感测系统，

其中所述A/D转换器电路还配置成在所述N个周期的每个中执行增量-累加转换操作K次，并且在所述N个周期期间的各周期中输出K个一位数字数据作为所述数字信号，

其中所述解调电路还包括N个乘法器电路和N个滤波器电路，其配置成分别接收所述N个乘法器电路的输出，以及

其中所述滤波器电路的每个还包括一阶集成电路、1/D抽选器电路和K×N/D阶梳状滤波器，其为级联连接。