[发明专利]面向近阈值低电压的时序监测单元及监测系统

权利要求书

1.面向近阈值低电压的时序监测单元，其特征在于，包括：第一PMOS管(M1)、第二PMOS管(M4)、第一NMOS管(M2)、第二NMOS管(M3)、反相器(INV1)、与非门(NAND2)，

所述第一PMOS管(M1)的源端接电源，第一PMOS管(M1)的栅端与第一NMOS管(M2)的栅端并接后接在关键路径的末端，第一NMOS管(M2)的源端接地，第一PMOS管(M1)的漏端、第二NMOS管(M3)的漏端、第二PMOS管(M4)的源端并接在一起，第二NMOS管(M3)的源端、第二PMOS管(M4)的漏端、第一NMOS管(M2)的漏端并接在一起，第二NMOS管(M3)的栅端接时钟信号，第二PMOS管(M4)的栅端接与时钟信号相非的信号，反相器(INV1)的输入端接第一PMOS管(M1)的漏端，与非门(NAND2)的一个输入端接反相器(INV1)的输出端，与非门(NAND2)的另一个输入端接第一NMOS管(M2)的漏端，与非门(NAND2)在时钟信号低相位时监测关键路径的时序并在关键路径时序紧张时输出预警信号。

2.面向近阈值低电压的监测系统，其特征在于，包括：

包含至少一个时序监测单元的时序监测单元组(1)，每个时序监测单元的输入端分别接在一个关键路径的末端，各时序监测单元在时钟信号低相位时监测与其连接的关键路径的时序并在关键路径时序紧张时输出预警信号，

动态或门树(2)，其输入端接时序监测单元组(1)的输出端，收到重置信号后进入工作状态，在至少一个时序监测单元输出预警信号时输出表征片上时序紧张的总预警信号，

频率控制状态机(3)，其输入端接动态或门树(2)的输出端，在接收到总预警信号时输出降频信号，在有限个时钟周期内未收到总预警信号时输出配置信号，输出重置信号至动态或门树(2)的控制端，

锁相环(4)，其输入端接频率控制状态机(3)的输出端，在接收到配置信号时输出拉高频率的信号，

快速时钟调节模块(5)，其输入端与频率控制状态机(3)的输出端以及锁相环(4)的输出端相连接，在接收到降频信号后对时钟信号进行频率拉伸并按照监测窗口配置模块(6)输出的监控窗口占空比输出降频处理后的时钟信号至片上主电路及时序监测单元组(1)，在接收到拉高频率的信号时对时钟信号进行频率压缩并按照监测窗口配置模块(6)输出的监控窗口占空比输出升频处理后的时钟信号至片上主电路及时序监测单元组(1)，及，

监测窗口配置模块(6)，其输出端与快速时钟调节模块的控制端相连接，输出监控窗口占空比信号至快速时钟调节模块。

3.根据权利要求2所述面向近阈值低电压的监测系统，其特征在于，所述频率控制状态机(3)在初始时刻及收到总预警信号后输出重置信号至动态或门树(2)的控制端。

4.根据权利要求2或3所述面向近阈值低电压的监测系统，其特征在于，所述时序监测单元包括：第一PMOS管(M1)、第二PMOS管(M4)、第一NMOS管(M2)、第二NMOS管(M3)、反相器(INV1)、与非门(NAND2)，

所述第一PMOS管(M1)的源端接电源，第一PMOS管(M1)的栅端与第一NMOS管(M2)的栅端并接后接在关键路径的末端，第一NMOS管(M2)的源端接地，第一PMOS管(M1)的漏端、第二NMOS管(M3)的漏端、第二PMOS管(M4)的源端并接在一起，第二NMOS管(M3)的源端、第二PMOS管(M4)的漏端、第一NMOS管(M2)的漏端并接在一起，第二NMOS管(M3)的栅端接时钟信号，第二PMOS管(M4)的栅端接与时钟信号相非的信号，反相器(INV1)的输入端接第一PMOS管(M1)的漏端，与非门(NAND2)的一个输入端接反相器(INV1)的输出端，与非门(NAND2)的另一个输入端接第一NMOS管(M2)的漏端，与非门(NAND2)在时钟信号低相位时监测关键路径的时序并在关键路径时序紧张时输出预警信号。

5.根据权利要求2或3所述面向近阈值低电压的监测系统，其特征在于，所述动态或门树包括：

充电PMOS管(MOP1)，其源端接电源，其栅端接重置信号，

栅端接一个时序监测单元输出端的NMOS管(MO1～MON)，各NMOS管(MO1～MON)的漏端与充电PMOS管(MOP1)的漏端并接在一起，N为时序监测单元的数目，

放电NMOS管(MON1)，其漏端与各NMOS管(MO1～MON)的源端并接在一起，其栅端接重置信号，其源端接地，

保持NMOS管(MON2)，其漏端接充电PMOS管(MOP1)的漏端，其源端接地，及，

反相器，其输入端接保持NMOS管(MON2)的漏端，其输出端与保持NMOS管(MON2)的栅端并接后作为动态或门树的输出端。