[发明专利]阵列基板及制备方法和显示装置

说明书

技术领域

本发明涉及显示的技术领域，尤其涉及一种阵列基板及制备方法和显示装置。

背景技术

已知电容不仅影响显示装置的开口率和充电率，更是决定显示装置寿命的关键因素。因此在相关技术的显示装置的版图设计中，电容是一个需要重点讨论的参数。从而增大阵列基板的存储电容量，减小电容器的占用空间，越来越受关注。

发明内容

本发明旨在至少解决现有技术中存在的技术问题之一。为此，本发明提出一种阵列基板，可增大存储电容量，减小电容器的占用空间。

本发明还提出一种显示装置，包括上述的阵列基板。

本发明还提出一种上述阵列基板的制备方法。

根据本发明实施例的阵列基板，包括：电容器，所述电容器包括多个金属电极，所述多个金属电极在平行于所述阵列基板所在平面的水平方向上间隔设置，所述电容器中至少一个所述金属电极在所述阵列基板所在平面的正投影包括弯曲部。

根据本发明实施例的阵列基板，通过使至少一个金属电极在阵列基板所在平面的正投影包括弯曲部，从而可以增大相邻的两个金属电极之间的交叠面积，进而增大阵列基板的存储电容量，有利于减小电容器的占用空间，有利于阵列基板的小型化。

根据本发明的一些实施例，所述电容器还包括至少一个绝缘层，相邻的两个所述金属电极之间通过所述绝缘层间隔设置。

可选地，至少一个所述电容器的所述金属电极在所述阵列基板所在平面上的正投影形成为螺旋状。

可选地，所述弯曲部包括间隔设置的两个间隔部和连接所述两个间隔部的连接部，所述金属电极为两个，两个所述金属电极的所述间隔部交替设置。

进一步地，每个所述间隔部和所述连接部均为条状。

可选地，所述阵列基板还包括薄膜晶体管，所述薄膜晶体管包括栅极，所述栅极与至少一个所述电容器的所述多个金属电极位于同层,并且在垂直于所述阵列基板所在平面的方向上，所述金属电极的厚度大于所述栅极的厚度。

可选地，所述阵列基板还包括薄膜晶体管，所述薄膜晶体管包括漏级和源极，所述漏级和/或源极与至少一个所述电容器的所述多个金属电极位于同层,并且在垂直于所述阵列基板所在平面的方向上，所述金属电极的厚度大于所述漏级和/或所述源极的厚度。

可选地，所述电容器在所述阵列基板上的正投影的面积为S1，所述电容器的多个所述金属电极之间的正对面积为S2，所述S1和S2满足：S1＜S2。

根据本发明的一些实施例，平行于所述阵列基板所在平面的方向为所述金属电极的厚度方向，垂直于所述阵列基板所在的平面的方向为所述金属电极的长度方向，每个所述金属电极的厚度为D1，每个所述金属电极的长度为L1，所述D1和L1满足：D1＜L1。

根据本发明实施例的显示装置，包括上述的阵列基板。

根据本发明实施例的显示装置，通过设置根据本发明上述实施例的阵列基板，从而可以增大相邻的两个金属电极之间的交叠面积，进而增大阵列基板的存储电容量，有利于减小电容器的占用空间，有利于阵列基板的小型化。同时提高显示装置的开口率和充电率。

根据本发明实施例的制备阵列基板的制造方法，包括形成电容器步骤，所述电容器包括多个金属电极，所述多个金属电极在平行于所述阵列基板所在平面的水平方向上间隔设置，所述电容器中至少一个所述金属电极在所述阵列基板所在平面的正投影包括弯曲部。

根据本发明实施例的制备阵列基板的制造方法，可以增大阵列基板中相邻的两个金属电极之间的交叠面积，进而增大阵列基板的存储电容量，有利于减小电容器的占用空间，有利于阵列基板的小型化。同时提高应用阵列基板的显示装置的开口率和充电率。

进一步地，所述电容器还包括至少一个绝缘层，相邻的两个所述金属电极之间通过所述绝缘层间隔设置。

可选地，形成所述电容器的步骤包括：

S1：形成金属层；

S2：对所述金属层进行刻蚀，形成所述金属电极；

S3：在所述金属电极之间形成所述绝缘层。

进一步地，所述步骤S3具体为：在所述金属电极上涂布绝缘材料以形成所述绝缘层。

可选地，形成所述电容器的步骤包括：

S1：形成所述绝缘层；

S2：对所述绝缘层进行刻蚀，形成凹槽；

S3：形成金属层；

S4：去除所述绝缘层的所述凹槽以外区域的所述金属，形成所述金属电极。

本发明的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。