[发明专利]编程非易失性存储器的方法及存储器系统

说明书

一种编程非易失性存储器的方法及一种存储器系统。非易失性存储器的多个存储单元的每一存储单元存储具有至少2位的数据。此方法包括以下步骤。提供至少一编程脉冲以编程多个存储单元的一目标存储单元。提供至少一编程验证脉冲以验证目标存储单元是否为编程成功。判断目标存储单元的阈值电压是否大于或等于编程验证电压。当目标存储单元的阈值电压大于或等于编程验证电压，设定目标存储单元为编程成功。接着，对编程成功的存储单元执行一再验证程序。再验证程序包括判断目标存储单元的阈值电压是否大于或等于一再验证电压。

技术领域

本发明是有关于一种非易失性存储器，且特别是有关于一种编程非易失性存储器的方法及存储器系统。

背景技术

近年来，非易失性存储器广泛的使用于各种电子设备，例如个人计算机、笔记本电脑、智能型手机、平板计算机等。非易失性存储器包括了一存储单元数组。非易失性存储器的体积越来越小，而更多的位被存储在一个存储单元中以增加存储器的密度(density)。使用多阶存储单元(multi-level cell,MLC)技术以提高存储器密度。

依据量子力学，当存储器的体积愈小，存储器中的量子的影响就愈大。读取存储器的存储单元时的噪声变动(noise fluctuation)将会影响存储器读取时的可靠性。

因此，需要一个编程非易失性存储器的方法及一存储器系统，以减少读取存储器的存储单元时的噪声变动的影响。

发明内容

本发明有关于一种编程非易失性存储器的方法及一种存储器系统。通过本发明，施加一再验证脉冲至已编程成功的非易失存储器的存储单元，并且施加一再编程脉冲至已编程成功的存储单元中的部分目标存储单元，以编程这些目标存储单元及提高这些目标存储单元的阈值电压。包含这些目标存储单元的阈值电压分布将被缩短且变得较为紧密，可降低读取存储器的存储单元时的噪声变动的影响。

根据本发明的一方面，提出一种在编程期间编程非易失性存储器的方法。该非易失性存储器包括多个存储单元。部分这些存储单元的每一存储单元存储至少具有2位的数据。该方法包括以下步骤。提供至少一编程脉冲以编程这些存储单元的一目标存储单元。施加至少一编程验证脉冲至该目标存储单元。在该目标存储单元的一阈值电压大于或等于一编程验证电压的情况下，设定该目标存储单元为编程成功。以及在该目标存储单元被设定为编程成功的情况下，对该目标存储单元执行一再验证操作，该再验证操作包括施加至少一再验证脉冲至该目标存储单元。

根据本发明的另一方面，提出一种在编程期间编程非易失性存储器的方法。该非易失性存储器包括多个存储单元。部分这些存储单元的每一存储单元存储至少具有2位的数据。该方法包括以下步骤。提供至少一编程脉冲。提供至少一编程验证脉冲。使能一编程成功信号。以及在使能该编程成功信号后，提供至少一再验证脉冲。

为了对本发明的上述及其他方面有更佳的了解，下文特举实施例，并配合所附附图详细说明如下：

附图说明

图1A绘示依照本发明一实施例的多阶存储单元的阈值电压分布示意图。

图1B绘示依照本发明一实施例的多阶存储单元的阈值电压分布示意图。

图1C绘示依照本发明一实施例的读取存储单元时的噪声变动的示意图。

图2绘示依照本发明一实施例的一存储器系统的方块图。

图3绘示依照本发明一实施例的编程非易失性存储器的方法的流程图。

图4绘示依照本发明一实施例的信号波形图。

【符号说明】

20：存储器系统

202：控制器

204：非易失性存储器数组

S302～S324：流程步骤