[发明专利]一种3D‑SONOS器件及其制造方法

说明书

技术领域

本发明涉及半导体集成电路制造领域，且特别涉及一种3D-SONOS器件及其制造方法。

背景技术

闪存是非易失存储器件的一种，传统的闪存利用浮栅极来存储数据，由于多晶硅是导体，浮栅极存储的电荷是连续分布的。当有一个泄漏通道的时候，整个浮栅极上存储的电荷都会通过这个泄漏通道而丢失。因此限制闪存按比例缩小能力的最大障碍是其隧穿氧化层厚度不能持续减小。因为在薄的隧穿氧化层情况下，直接隧穿和应力引起的泄漏电流等效应都会对存储器的漏电控制提出巨大的挑战。在这一情况下，20世纪60年代提出来基于绝缘性能优异的氮化硅存储介质的SONOS(Silicon–Oxide–Nitride-Oxide-Silicon)存储器以其相对于传统多晶硅浮栅存储器更强的电荷存储能力、易于实现小型化和工艺简单等特性而重新受到重视，SONOS器件用具有电荷陷阱能力的氮化硅层取代原有的多晶硅存储电荷层，由于其用陷阱电荷存储电荷，所以存储的电荷是离散分布的。这样一个泄漏通道不会引起大的泄漏电流，因此可靠性大大提高。

典型的SONOS结构是由硅衬底(S)-隧穿氧化层(O)-电荷存储层氮化硅(N)-阻挡氧化层(O)-多晶硅栅极(S)组成。衬底中的电子和空穴在栅极偏压的作用下隧穿至氮化硅层来实现数据的写入和擦除，从而用来存储’1’和’0’。SONOS器件在写入和擦出两种状态下的阈值电压不同，导致读出电流的不同，通过判断读出电流的大小来判断存储数据是’1’或’0’。SONOS器件在一定的保持时间和擦写次数之后，会导致氮化硅中存储的电子或空穴的泄露，从而导致读出电流变小，造成读出错误。随着SONOS器件的尺寸不断缩小，隧穿氧化层不断减薄，数据保持能力和耐久性变差，导致写入和擦除两种状态下的阈值电压窗口变小，读出电流也随之变小。

发明内容

针对目前SONOS器件尺寸不断缩小出现的问题，本发明提出一种3D-SONOS器件及其制造方法，通过形成3D结构来增加有效沟道宽度，从而提高读出电流，进而提高了SONOS器件的写入和擦除窗口。

为了达到上述目的，本发明提出一种3D-SONOS器件，包括：

依次邻接的多晶硅栅极，顶层氧化硅层，氮化硅层，隧穿氧化硅层以及硅衬底，其中所述多晶硅栅极，顶层氧化硅层，氮化硅层，隧穿氧化硅层分别沿硅衬底的沟道宽度方向包裹一定深度的硅衬底。

进一步的，该器件隔离工艺采用浅沟槽隔离工艺。

进一步的，所述沿沟道宽度方向的包裹深度由浅沟槽中隔离氧化层的高度决定。

进一步的，所述浅沟槽隔离氧化层的高度调节通过湿法刻蚀工艺实现。

为了达到上述目的，本发明还提出一种3D-SONOS器件制造方法，包括下列步骤：

在硅衬底上形成浅沟槽隔离，并在硅片表面形成隔离氧化层；

在硅衬底上通过光刻，离子注入形成SONOS器件阱区；

通过湿法刻蚀工艺调整浅沟槽中隔离氧化层的高度，使得浅沟槽中的隔离氧化层低于顶部硅衬底一定深度；

在所述结构上沉积ONO介质层，并在所述ONO介质层上沉积多晶硅层，通过光刻，干法刻蚀形成栅极；

干法刻蚀多晶硅栅极以外的ONO介质层，生长多晶硅栅极侧墙，进行离子注入形成源漏极，最终形成3D-SONOS器件。

进一步的，所述ONO介质层包括隧穿氧化层，氮化硅层，顶层氧化硅层。

本发明提出的3D-SONOS器件及其制造方法，将传统2D平面SONOS器件改造成3D结构，所述3D结构通过晶硅栅极G，顶层氧化硅层BO，氮化硅层NI，和隧穿氧化硅层TO沿沟道宽度方向包裹一定深度D的硅衬底S来实现，使得器件的有效沟道宽度增加2D，在相同沟道长度以及相同工艺条件下，器件的有效沟道宽度越长，电流越大，因此通过3D结构实现了有效沟道长度的增加，从而使得器件的电流增加。SONOS器件的读出电流增加有利于提高存储器写入和擦除窗口。

附图说明

图1所示为本发明较佳实施例的3D-SONOS器件结构示意图。

图2所示为本发明较佳实施例的3D-SONOS器件沿沟道宽度方向的剖面图。

图3所示为本发明较佳实施例的3D-SONOS器件制造方法流程图。

具体实施方式

以下结合附图给出本发明的具体实施方式，但本发明不限于以下的实施方式。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比率，仅用于方便、明晰地辅助说明本发明实施例的目的。