[发明专利]3D NAND闪存的接触窗形成方法及接触窗结构

说明书

本发明涉及一种接触窗形成方法和接触窗结构，接触窗形成方法包括：提供衬底，在衬底表面沉积介质层；第一次刻蚀，形成贯穿介质层、并伸入衬底上部一定距离的第一接触孔洞；生长，在第一接触孔洞的内壁生长氮化硅内墙；第二次刻蚀，在衬底表面的基质层形成第二接触孔洞，保证第二接触孔洞的刻蚀对氮化硅和介质层材料具有高选择比；回刻，去掉在第一接触孔洞的底部内壁生长的部分氮化硅内墙，生成氮化硅侧墙；钨插塞‑化学机械抛光，形成第一接触窗和第二接触窗。本发明通过在刻蚀形成某一接触窗的接触孔洞之前，先在已生成的另一接触窗的接触孔洞内生长氮化硅侧墙，保护了该在先生成的接触孔洞的内壁的完整性，保证3DNAND闪存的接触窗结构的可靠性以及IC电路的金属互联。

技术领域

本发明涉及半导体的制造工艺领域，特别涉及3D NAND闪存的接触窗形成方法和接触窗结构。

背景技术

3D NAND闪存的接触窗形成方法不同于传统的二维芯片制造中的接触窗形成方法，3D NAND闪存包括外围电路区域和核心存储区域，其接触窗不仅需要将外围电路区域中的器件引出互联，还需要将核心存储区域的存储单元通过钨引线引出，这就要求3D NAND闪存的接触窗形成方法需要进行两步或多步蚀刻工艺分别形成接触窗，才能将两种区域的器件单元做出引线引出，但是两步或者多步蚀刻工艺带来的后果是，后一步进行的蚀刻会对先一步蚀刻生成的接触孔洞的孔壁造成损伤，进而影响电路可靠性甚至影响电路的互联。

目前习惯采用多步蚀刻多步化学机械抛光(CMP)工艺避免以上问题，就是在完成每一步蚀刻后就对此步生成的接触孔洞进行钨插塞(W Plug)，直至完成一次化学机械抛光工艺。这种工艺流程保证了已经形成的接触窗的接触孔洞不会直接接触后面蚀刻过程中的气体环境，因此不会产生损伤，但是工艺流程过于复杂，工艺挑战大，而且成本高。

发明内容

本发明的目的是为解决以上问题的至少一个，本发明提供一种接触窗形成方法和接触窗结构，该方法能够保证3D NAND闪存的接触窗的接触孔洞内壁的光滑和完整性。

根据本发明的一个方面提供一种3D NAND闪存的接触窗形成方法，其特征在于，方法包括：

提供衬底，在衬底表面沉积介质层。

第一次刻蚀，形成贯穿介质层、并伸入衬底上部一定距离的第一接触孔洞。

生长，向第一接触孔洞内沉积氮化硅，使得第一接触孔洞的底壁和侧壁生成氮化硅内墙，保证在沉积氮化硅过程中，介质层表面不产生或仅产生厚度为4nm以下的多余氮化硅。

第二次刻蚀，保证第二次刻蚀的方法对氮化硅和介质层的材料具有高度的选择比，从而能够穿透介质层表面的多余氮化硅，并在介质层内部形成第二接触孔洞，同时不穿透氮化硅内墙，第二接触孔洞的深度小于第一接触孔洞的深度。

在第二次刻蚀之后回刻，去除生长在第一接触孔洞的底壁的氮化硅，形成在第一接触孔洞侧壁生长的氮化硅侧墙。

以及钨插塞-化学机械抛光，在第一接触孔洞和第二接触孔洞内沉积钨，并进行化学机械抛光，去除介质层表面沉积的微量氮化硅和钨，形成第一接触窗和第二接触窗。

其中，氮化硅侧墙的厚度大于60埃，且位于第一接触孔洞内的氮化硅侧墙的顶端厚度和底端厚度的比值(S/C)大于75％。

其中，第一接触孔洞的底部关键尺寸大于100nm，第一接触孔洞的顶部关键尺寸大于150nm。

其中，介质层的成份为二氧化硅。

其中，第一接触孔洞位于3D NAND闪存的外围电路区域，第二接触孔洞位于3DNAND闪存的核心存储区域，第二接触孔洞位于介质层的内部，并与位于介质层内部的钨引线连通。