[发明专利]具有改进的2/3分频级的宽范围无故障地可切换时钟分频器

说明书

技术领域

本发明涉及一种分频器，更具体地涉及使用2/3分频级的分频器。

背景技术

分频器用于许多不同的应用。例如，分频器应用包括可编程分频器、分数N锁相环中的多模式分频器、以及内插分频器中的整数分频器。

分频器包括从简单的二分频电路到更复杂的分频器，例如多模式分频器。图1A-1C示出了基本的二分频分频器100。图1A示出了二分频分频器的高电平表示图。输入信号(ck_in)101被除以二并作为输出信号(ck_out)103被提供。图1B示出了分频器100的实现，其中输出103被反向并反馈到触发器105的输入。图1C示出了说明分频器电路操作的状态机。复位信号107使分频器进入触发器105的Q输出复位为0的状态。由触发器105接收的时钟信号的每个后续上升沿使分频器在1和0之间切换，从而将输出信号的频率二等分。

虽然分频器100示出了简单的二分频，但是许多分频器具有更复杂的需求，例如改变分频比的能力。如果客户可以永久地或即时地对分频比进行编程，则可以使用这种分频器。许多时钟分频器以高频率运行，并需要在频率之间无故障地切换。一种方法是使用同步计数器，但该方法较慢且可扩展性低。可扩展性是增加最大分频值而不必降低最大输入频率的能力。

图2示出了提供可以改变分频器比的分频器方法。图2示出了分频器架构200，其包括可以以非常好的扩展性实现更高速度并且已经在许多应用中使用的2/3级分频的阶级链。每个分频器级201、203和205可以被设置为二分频或三分频。分频器链操作如下。一旦在分频器链200的输出周期内，通过分频器级产生模数控制信号(mod_out)，该分频器级将该控制信号上游提供给相邻的分频器级，作为mod_in。每个分频器级包括与分频比的一位元对应的跳转输入(div<n>)。跳转输入通知分频器级是否将其输入时钟的一个周期添加到输出时钟的周期。换句话说，该级被配置为在输出时钟周期期间三分频。通过如图所示将它们连接，每级仅在输出时钟207(ck_div_out)的每个周期执行一次三分频操作。从本质上讲，这意味着当该级的相应跳转输入有效时，第一级可用于在输出时钟的周期内添加一个额外的输入时钟209(ck_div_in)周期，第二级用于增加两个额外的输入时钟(ck_div_in)周期等等。

当跳转被启用并且该特定级的mod_in被有效时，发生三分频。以这种方式，图2所示的三级分频器200可以实现8-15或2ⁿ到(2ⁿ⁺¹-1)的分频比，其中n是分频器级数。在分频比方面，分频器200达到8+div<2：0>的分频比。

图3示出了分频器级300，其实现分频器链200的分频器级。图4示出了与分频器级300相关联的状态机。状态401中的大数字表示触发器301的输出，并且每个状态中的小数字表示触发器303的输出。如图4的状态机所示，当在状态401中跳转和mod_in都被有效时，实现三分频，使状态机进入状态403进行该级的输入时钟的一个周期，然后进入状态405进行该级的输入时钟的下一个周期。

图2所示分频器的一个限制是分频器范围的限制。增加分频器范围的一种方法是强制下游级输出有效的mod_out信号，从而出现缩短分频器链的情况。因此，例如，如果级205总是输出有效的mod_out信号，则链只出现有两个级的长度，从而扩展了分频范围。这种方法在2000年7月由Cicero Vaucher在IEEE固态电路杂志上发表的“在标准0.35-μmCMOS技术中的一系列低功耗真正模块化可编程分频器”中有描述。专利号8,552,770具有扩大分频比范围的类似目的，并且描述了一种方法，底级以一分频级操作而不是禁用级。虽然这些方法解决了与2/3分频器相关的某些限制，但是可以进一步改进2/3分频器。

发明内容

因此，在一个实施例中，分频器包括在分频器链中配置的多个2/3分频器级。2/3分频器级的分频器级部分地响应于被解除有效的输入使能信号(deasserted input enable signal)以保持在禁用状态(disabled state)，其中分频器级通过保持具有在所述分频器级中的存储元件输出恒定以不切换。当分频器级被禁用时，分频器链的分频范围将被扩展。实施例允许更新时钟信号，其更新没有被禁用的最下游级提供的分频比，以允许改变分频比而不引起时钟故障(clock glitches)。