[发明专利]存储器装置及存储器系统

说明书

本发明的实施方式提供一种能够提高动作可靠性的存储器装置及存储器系统。实施方式的存储器装置具备：第1存储单元，存储数据；第1字线，连接在第1存储单元；第1电路，对第1字线供给电压；第2电路，控制第1电路；以及定序器，控制第1电路及第2电路；在对第1存储单元写入数据的情况下，定序器判定是否满足条件，在判定为不满足条件的情况下，使第2电路产生第1电压，在判定为满足条件的情况下，使第2电路产生高于第1电压的第2电压，第1电路基于第1电压或第2电压，将低于第2电压的第3电压供给至第1字线。

[相关申请案]

本申请案享有将日本专利申请案2017-60387号(申请日：2017年3月27日)作为基础申请案的优先权。本申请案通过参照该基础申请案而包含基础申请案的全部内容。

技术领域

本实施方式涉及一种存储器装置及存储器系统。

背景技术

已知有存储单元三维地排列而成的NAND(Not AND，与非)型闪速存储器。

发明内容

本发明的实施方式提供一种能够提高动作可靠性的存储器装置及存储器系统。

实施方式的存储器装置具备：第1存储单元，存储数据；第1字线，连接在第1存储单元；第1电路，对第1字线供给电压；第2电路，控制第1电路；以及定序器，控制第1电路及第2电路；在对第1存储单元写入数据的情况下，定序器判定是否满足条件，在判定为不满足条件的情况下，使第2电路产生第1电压，在判定为满足条件的情况下，使第2电路产生高于第1电压的第2电压，第1电路基于第1电压或第2电压，将低于第2电压的第3电压供给至第1字线。

附图说明

图1是第1实施方式的存储器系统的框图。

图2是第1实施方式的存储器系统的任一区块BLK的电路图。

图3是第1实施方式的存储器系统的区块BLK的局部区域的截面图。

图4是第1实施方式的存储器系统的行解码器的框图。

图5是表示用来对第1实施方式的存储器系统的信号线CG施加电压的构成的电路图。

图6是表示第1实施方式的存储器系统的第1驱动器的电路图。

图7是第1实施方式的存储器系统的写入动作(S1000)的流程图。

图8是编程动作的基本动作波形。

图9是验证动作的基本动作波形。

图10是第1实施方式的存储器系统的写入动作时的指令序列。

图11是表示第1实施方式的存储器系统的电压VPGM的传输路径的电路图。

图12是比较例的存储器系统的编程动作的动作波形。

图13是第1实施方式的存储器系统的编程动作的动作波形。

图14是第1实施方式的变化例1的存储器系统的写入动作(S1100)的流程图。

图15是第1实施方式的变化例2的存储器系统的写入动作(S1200)的流程图。

图16是第1实施方式的变化例3的存储器系统的写入动作(S1300)的流程图。

图17是第1实施方式的变化例4的存储器系统的写入动作(S1400)的流程图。

图18是第1实施方式的变化例5的存储器系统的写入动作(S1500)的流程图。

图19是第1实施方式的变化例6的存储器系统的写入动作(S1600)的流程图。