[发明专利]一种正交编码脉冲的转换系统及方法

说明书

本发明公开了一种正交编码脉冲的转换系统及方法，该系统包括绝对值编码器接口、485电路、FPGA、DSP及差分驱动电路，绝对值编码器接口通过485电路连接于FPGA，FPGA分别连接于DSP及差分驱动电路；绝对值编码器接口按照预设的时间间隔接收电机的绝对位置数据；FPGA通过485电路接收绝对位置数据，并通过FPGA及DSP将当前读到的绝对位置数据与上一次读到的绝对位置数据进行比较以获取位置偏差，并依据位置偏差获取当前位置值，通过差分驱动电路输出A、B、Z脉冲。该发明的有益效果为：转换出来的正交编码器脉冲个数既准确无误又不会造成脉冲的丢失，而且可以将多位的绝对值编码器位置以任意的形式转换为任意数量的脉冲个数。

技术领域

本发明涉及伺服电机的绝对值位置转A、B、Z脉冲技术领域，尤其涉及一种正交编码脉冲的转换系统及方法。

背景技术

随着今年来绝对值编码器发展迅速，越来越多性价比较高的高精度绝对值编码器正应用于伺服电机当中，而传统的全闭环数控系统接收的是装备在伺服电机上的增量式编码器的正交脉冲信号。因此装备在伺服电机上的绝对式编码器预与传统的全闭环数控系统通信，则需要将绝对式编码器的绝对位置数据转换为正交编码脉冲。

发明内容

本发明的目的在于解决现有技术中装备在伺服电机上的绝对式编码器预与传统的全闭环数控系统通信，则需要将绝对式编码器的绝对位置数据转换为正交编码脉冲的问题，提供一种正交编码脉冲的转换系统及方法。

本发明解决其技术问题所采用的技术方案是：

一方面，提供一种正交编码脉冲的转换系统，包括绝对值编码器接口、485电路、FPGA、DSP及差分驱动电路，所述绝对值编码器接口通过所述485电路连接于所述FPGA，所述FPGA分别连接于所述DSP及所述差分驱动电路；

所述绝对值编码器接口设置于电机中，按照预设的时间间隔通过所述绝对值编码器接口接收电机的绝对位置数据；所述FPGA通过所述485电路接收所述绝对位置数据，并通过所述FPGA及所述DSP将当前读到的绝对位置数据与上一次读到的绝对位置数据进行比较以获取位置偏差，并依据所述位置偏差获取当前位置值，从所述当前位置值中取出最低两位数据，并依据所述最低两位数据的状态变化获取A、B脉冲，通过所述差分驱动电路输出A、B脉冲，依据所述当前位置值获取Z脉冲并通过所述差分驱动电路输出所述Z脉冲。

在本发明所述的转换系统中，所述绝对值编码器接口通过两路双向线路连接至所述485线。

在本发明所述的转换系统中，所述485线通过一路输出线路及两路输入线路连接至所述FPGA，从而将所述绝对值编码器接口的两路信号转换为485信号以进行传输。

在本发明所述的转换系统中，所述FPGA通过三路输出线路连接至所述差分驱动电路以输出所述AB脉冲及所述Z脉冲。

另一方面，提供一种正交编码脉冲的转换方法，采用如上所述的转换系统，包括：

按照预设的时间间隔接收电机的绝对位置数据；

将当前读到的绝对位置数据与上一次读到的绝对位置数据进行比较以获取位置偏差；

依据所述位置偏差产生的脉冲及上一次读到的绝对位置数据获取当前位置值；

从所述当前位置值中取出最低两位数据，并依据所述最低两位数据的状态变化获取A、B脉冲，依据所述当前位置值获取Z脉冲，通过所述差分驱动电路输出A、B、Z脉冲。

在本发明所述的转换方法中，所述依据所述位置偏差产生的脉冲及上一次读到的绝对位置数据获取当前位置值，包括：

若所述位置偏差大于0且所述位置偏差小于或等于预设值，则将上一次读到的绝对位置数据依据在所述时间间隔内所述位置偏差产生的脉冲串的上升沿进行加一处理，直到所述当前位置值等于所读取到的位置值；