[发明专利]复合型沟槽MOS器件及其制造方法

说明书

本发明属于半导体功率器件技术领域，具体涉及到一种复合型沟槽MOS器件及其制造方法，本发明将肖特基二极管结构和TMBS结构集成在每一个沟槽MOSFET单胞的接触孔中，在MOSFET单胞的接触孔侧壁形成肖特基接触，降低开关损耗和抑制尖峰电压和尖峰电流，提高反向恢复特性；并且在接触孔的底部形成TMBS结构，能够在器件内部形成平衡电场，提升器件击穿特性，从而达到提高器件性能的同时，有效的节约硅表面面积，降低芯片成本；本发明制造工艺简单，成本低，结构新颖，产品性能和可靠性高，并能有效抑制沟槽MOSFET器件反向恢复的尖峰电压和尖峰电流以及提高器件耐压。

技术领域

本发明涉及半导体功率器件技术领域，具体涉及一种复合型沟槽MOS器件结构及其制造方法。

背景技术

随着我国经济持续快速的迅猛发展，能源消耗也逐年增加，特别是在全球变暖的大背景下，“低碳经济”逐渐成为全球热点，因此节约能源已成为我国的基本国策之一。而新型电力电子器件在其中扮演者特别重要的角色，其中沟槽MOS器件是作为如今发展迅速、市场前景好的半导体器件，它具有开关速度快、输入阻抗高、热稳定性好、可靠性强等优点，在计算机、通讯设备、普通办公设备的电源供应电路以及汽车电子电路领域有着广泛的应用。

大多数功率MOSFET器件的一个特有之处是具有一个“寄生”的漏-源内置二极管。在许多应用场合中，漏-源内置二极管不会处于反偏状态，因此并不影响电路的工作。但随着近些年来微处理器时钟频率的提高，我们需要低电压、大电流和高电流摆率(di/dtgt；150A)的电压调制模块(VRM)，通常对于DC-DC变换器，工作频率需要提高到1MHZ甚至更高。为满足这一要求，减小沟槽MOS器件的反向恢复电荷Qrr是十分有效的，而且可以阻止导通时的功耗损失和自开启。为了实现这一目的，其中一种做法就是在沟槽MOSFET器件的源极S与漏极D之间并联一肖特基二极管SBD，其发展主要经历了如下历程：

第一阶段是将独立封装的肖特基二极管与独立封装的沟槽MOSFET并联安装在电路板上。缺点是成本高，占用电路板更多面积以及由于较长走线引入寄生电感的影响，带来额外损耗以及EMC和EMI问题。

第二阶段是将独立的肖特基芯片与独立的沟槽MOSFET芯片并联封装在同一半导体器件封装内，依靠打线是沟槽MOSFET芯片和肖特基芯片实现并联。缺点依然是成本高，并且对封装要求高，以及封装后整体面积大。

第三阶段是将沟槽MOSFET与肖特基二极管设计设计制作在同一芯片中，在处理沟槽MOSFET与肖特基二极管的方式上都是采用分区设计加区分制作的方案，而通过打线实现互联，还是占据了大量的芯片面积和成本。因此存在的缺点总是：1、肖特基二极管结构占用了大量硅表面面积，导致芯片面积大，成本高；2、工艺复杂，导致制造成本高。

发明内容

有鉴于此，本发明的主要目的在于提供一种复合型沟槽MOS器件结构及其制造方法。

本发明实施例提供一种复合型沟槽MOS器件，该器件包括漏极区、位于所述漏极区上方的N+单晶硅衬底和N-外延层、位于所述N-外延层上方的P型阱区层、位于所述P型阱区层上方的源极区层、位于所述源极区层上方的绝缘介质层、和位于所述绝缘介质层上方的源极金属区层，还包括：

沟槽，其穿过所述P型阱区层，延伸至所述N-外延层的内部；

栅氧化层，其与所述沟槽接触；

多晶硅层，其与栅氧化层接触，顶部与所述绝缘介质层接触；

接触孔，所述接触孔穿过所述绝缘介质层和所述P型阱区层，延伸至所述N-外延层，所述接触孔内填充有金属，所述金属的顶端连接所述源极金属区层；

接触孔底部氧化层，其位于所述接触孔底部，与所述N-外延层连接；

接触孔底部多晶层，其与所述接触孔底部氧化层接触，形成TMBS结构；