[发明专利]沟槽型功率器件及其制备方法

说明书

一种沟槽型功率器件，包括终端区和被终端区包围的元胞区；元胞区内包括多个元胞；元胞包括：第一导电类型重掺杂的硅衬底；第一导电类型轻掺杂的硅外延层；第二导电类型阱区；第一沟槽，贯穿第二导电类型阱区且延伸至硅外延层；第一沟槽内的主控制栅位于屏蔽栅的上部两侧；主控制栅和屏蔽栅、第一沟槽的侧壁之间形成有栅氧化层；第二沟槽，贯穿第二导电类型阱区；第二沟槽与第一沟槽相交连通；第二沟槽的宽度小于第一沟槽的宽度；第二沟槽内的辅助控制栅和第二沟槽的侧壁之间形成有栅氧化层；辅助控制栅与主控制栅相连；以及源区。上述沟槽型功率器件可以有效降低导通电阻。还提供一种沟槽型功率器件的制备方法。

技术领域

本发明涉及半导体技术领域，特别是涉及一种沟槽型功率器件及其制备方法。

背景技术

沟槽型功率器件如VDMOS管引入了场耗尽技术，分离栅器件结构是基于现行工艺较为容易实现的一种形式。但是采用分离栅技术，由于采用了双栅设计，沟槽(trench)底部需要承受的电压提高，导致器件的底部多晶硅外包氧化层厚度急剧增加，最终导致沟槽区所占元胞面积比重快速提升，有效导通面积降低，导通电阻增大。

发明内容

基于此，有必要提供一种能够降低导通电阻的沟槽型功率器件及其制备方法。

一种沟槽型功率器件，包括终端区和被所述终端区包围的元胞区；所述元胞区内包括多个元胞；所述元胞包括：

第一导电类型重掺杂的硅衬底；

第一导电类型轻掺杂的硅外延层，所述硅外延层形成于所述硅衬底表面；

第二导电类型阱区，形成于所述硅外延层的表面；

第一沟槽，贯穿所述第二导电类型阱区且延伸至所述硅外延层；所述第一沟槽内形成有屏蔽栅和主控制栅；所述主控制栅位于所述屏蔽栅两侧且位于所述屏蔽栅的上部；所述屏蔽栅和所述第一沟槽的侧壁及底部之间形成有氧化层；所述主控制栅和所述屏蔽栅、所述第一沟槽的侧壁之间形成有栅氧化层；

所述元胞还包括：

第二沟槽，贯穿所述第二导电类型阱区；所述第二沟槽与所述第一沟槽相交连通；所述第二沟槽的宽度小于所述第一沟槽的宽度；所述第二沟槽内形成有辅助控制栅；所述辅助控制栅与所述主控制栅相连；所述辅助控制栅和第二沟槽的侧壁之间形成有栅氧化层；以及

第一导电类型重掺杂的源区，形成于所述第二导电类型阱区的表面区域上且被所述第一沟槽和所述第二沟槽包围。

上述沟槽型功率器件，元胞内形成有第一沟槽和第二沟槽。其中第一沟槽内形成有传统的包围结构的屏蔽栅结构，也即主控制栅位于屏蔽栅两侧且位于屏蔽栅的上部。第二沟槽内则仅仅设置辅助控制栅，从而可以在元胞区增加导电通道，进而有效降低导通电阻。

在其中一个实施例中，所述主控制栅贯穿所述第二导电类型阱区；所述辅助控制栅贯穿所述第二导电类型阱区。

在其中一个实施例中，所述屏蔽栅的深度大于等于2微米；所述主控制栅的深度和所述辅助控制栅的深度均大于等于1微米。

在其中一个实施例中，所述屏蔽栅的上表面介于所述源区的上表面和所述第二导电类型阱区的上表面之间。

在其中一个实施例中，所述第二沟槽与所述第一沟槽相交连通呈“井”字格或“品”字格。

一种沟槽型功率器件的制备方法，包括：

提供第一导电类型重掺杂的硅衬底；

在所述硅衬底表面形成第一导电类型轻掺杂的硅外延层；

在所述硅外延层表面形成第二导电类型阱区；