[发明专利]半导体器件及其制造方法

说明书

在用于制造半导体器件的方法中，在衬底上方形成第一层间介电层。在第一层间介电层中形成第一凹槽。在第一凹槽中形成第一金属布线。第一抗蚀刻层形成在第一层间介电层的位于第一金属布线之间的表面中，而不形成在第一金属布线的上表面上。在第一抗蚀刻层上和第一金属布线的上表面上形成第一绝缘层。本发明实施例涉及半导体集成电路，更特别地涉及具有多金属布线层的半导体器件及其制造工艺。

技术领域

本发明实施例涉及半导体集成电路，更特别地涉及具有多金属布线层的半导体器件及其制造工艺。

背景技术

随着半导体产业引入具有更高性能和更大功能的新一代集成电路(IC)，形成IC的元件的密度增加，并且还采用了具有多金属布线层和多个介电(绝缘)层的金属布线结构。随着元件的密度增加以及元件的尺寸减小，一个金属层和下一个金属层之间的对准误差(重叠误差)将导致更多的问题。

发明内容

根据本发明的一个实施例，提供了一种用于制造半导体器件的方法，包括：在衬底上方形成第一层间介电层；在所述第一层间介电层中形成第一凹槽；在所述第一凹槽中形成第一金属布线；在所述第一层间介电层的位于所述第一金属布线之间的表面中形成第一抗蚀刻层，而不在所述第一金属布线的上表面上形成所述第一抗蚀刻层；以及在所述第一抗蚀刻层上和所述第一金属布线的所述上表面上形成第一绝缘层。

根据本发明的另一实施例，还提供了一种用于制造半导体器件的方法，包括：在衬底上方形成第一层间介电层；在所述第一层间介电层中形成第一凹槽；在所述第一凹槽中形成第一金属布线；在所述第一层间介电层的位于所述第一金属布线之间的表面中形成第一抗蚀刻层，而不在所述第一金属布线的上表面上形成所述第一抗蚀刻层；在所述第一抗蚀刻层上和所述第一金属布线的所述上表面上形成第一绝缘层；在所述第一绝缘层上形成第二层间介电层；在所述第二层间介质层中形成第二凹槽，从而暴露所述第一金属布线的所述上表面；以及在所述第二凹槽中形成第二金属布线。

根据本发明的又一实施例，还提供了一种半导体器件，包括：第一金属布线，形成在设置在衬底上方的第一层间介电层中；抗蚀刻层，形成在所述第一层间介电层的位于所述第一金属布线之间的表面中，而不形成在所述第一金属布线的上表面上；第一绝缘层，设置在所述抗蚀刻层上和所述第一金属布线的所述上表面上；第二层间介电层，设置在所述第一绝缘层上；以及第二金属布线，形成在所述第二层间介电层中，并分别连接至所述第一金属布线，其中，所述第二金属布线的底部与所述抗蚀刻层接触。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳地理解本发明的各个方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增大或减小。

图1至图10示出根据本发明的一个实施例的用于制造具有多金属布线结构的半导体器件的示例性顺序工艺。

图11示出半导体器件的对比例的截面图。

图12至图14示出根据本发明的另一实施例的用于制造具有多金属布线结构的半导体器件的示例性顺序工艺。

具体实施方式

应当理解，以下公开内容提供了许多用于实现本发明的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明。例如，元件的尺寸不限于所公开的范围或值，但可能依赖于工艺条件和/或器件所需的性能。此外，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件以直接接触的方式形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。为了简化和清楚，可以以不同的尺寸任意地绘制各个部件。