[发明专利]半导体器件及其制造方法

权利要求书

1.一种用于制造半导体器件的方法，包括：

在衬底上方形成第一层间介电层；

在所述第一层间介电层中形成第一凹槽；

在所述第一凹槽中形成第一金属布线；

在所述第一层间介电层的位于所述第一金属布线之间的表面中形成第一抗蚀刻层，而不在所述第一金属布线的上表面上形成所述第一抗蚀刻层；以及

在所述第一抗蚀刻层上和所述第一金属布线的所述上表面上形成第一绝缘层；

其中，形成所述第一抗蚀刻层包括通过离子注入法将Si、C、N、B、P、As和Ge中的一种或多种引入至所述第一层间介电层内，或通过使用等离子体辐射将Si、C、B、P、As和Ge中的一种或多种引入至所述第一层间介电层内，

在所述第一绝缘层的蚀刻中，所述第一绝缘层的蚀刻速率是第一抗蚀刻层的蚀刻速率的4倍至20倍。

2.根据权利要求1所述的方法，其中，所述第一抗蚀刻层的厚度在从10nm至20nm的范围内。

3.根据权利要求1所述的方法，其中，形成所述第一抗蚀刻层包括将所述第一层间介电层的所述表面改性为具有比所述第一层间介电层更高的密度。

4.根据权利要求3所述的方法，其中，所述第一抗蚀刻层的密度等于或大于2.5g/cm³。

5.根据权利要求1所述的方法，其中：

所述第一绝缘层由SiN制成，以及

将Si、C、B、P、As和Ge中的一种或多种注入到所述第一层间介电层内。

6.根据权利要求1所述的方法，其中：

所述第一绝缘层由SiC制成，以及

将Si、N、B、P、As和Ge中的一种或多种注入到所述第一层间介电层内。

7.根据权利要求1所述的方法，其中：

所述第一绝缘层由SiCN、SiON或SiOCN制成，以及

将Si、B、P、As和Ge中的一种或多种注入到所述第一层间介电层内。

8.一种用于制造半导体器件的方法，包括：

在衬底上方形成第一层间介电层；

在所述第一层间介电层中形成第一凹槽；

在所述第一凹槽中形成第一金属布线；

在所述第一层间介电层的位于所述第一金属布线之间的表面中形成第一抗蚀刻层，而不在所述第一金属布线的上表面上形成所述第一抗蚀刻层；

在所述第一抗蚀刻层上和所述第一金属布线的所述上表面上形成第一绝缘层；

在所述第一绝缘层上形成第二层间介电层；

在所述第二层间介电层中形成第二凹槽，从而暴露所述第一金属布线的所述上表面；以及

在所述第二凹槽中形成第二金属布线；

其中，形成所述第一抗蚀刻层包括通过离子注入法将Si、C、N、B、P、As和Ge中的一种或多种引入至所述第一层间介电层内，或通过使用等离子体辐射将Si、C、N、B、P、As和Ge中的一种或多种引入至所述第一层间介电层内，

在蚀刻形成所述第二凹槽的过程中，所述第一绝缘层的蚀刻速率是第一抗蚀刻层的蚀刻速率的4倍至20倍。

9.根据权利要求8所述的方法，其中：

当形成所述第二凹槽时，在所述第二凹槽的底部处暴露所述第一抗蚀刻层的部分，以及

所述第二金属布线的底部与所述第一抗蚀刻层接触。

10.根据权利要求9所述的方法，还包括：

在所述第二层间介电层的位于所述第二金属布线之间的表面中形成第二抗蚀刻层，而不在所述第二金属布线的上表面上形成所述第二抗蚀刻层，

其中，所述第二金属布线的上部与所述第二抗蚀刻层接触。

11.根据权利要求10所述的方法，其中，所述第二金属布线的所述底部不接触位于所述第一抗蚀刻层下方的所述第一层间介电层。