[发明专利]集体制造配置成在高于1GHz下工作的3D电子组件的方法

说明书

本发明的主题为一种集体制造配置成在高于1GHz下工作的3D电子组件的方法，每个3D电子组件包括在其工作温度和频率下经测试的至少两个表面可转移的球栅型电子封装的堆叠。所述方法包括：‑根据下述子步骤按照如下次序来制造重构晶片：将电子封装在球侧放置第一粘性表层上，在树脂中模塑电子封装并且进行树脂的聚合，以获得过渡晶片，在过渡晶片的与球相对的面上对过渡晶片进行减薄，去除第一粘性表层并且在与球相对侧将过渡晶片放置在第二粘性表层上，在球侧的面上对过渡晶片进行减薄，形成球侧的再分配层，去除第二粘性表层以得到厚度比电子封装的原始厚度更小的重构晶片，‑堆叠重构晶片，‑切割经堆叠的重构晶片。

技术领域

本发明的领域在于集体制造包括至少两个电子芯片的堆叠的、具有减小的厚度的3D电子组件的方法。

背景技术

在高频下工作的元件(存储器、处理器等)进入市场意味着未封装的芯片(裸芯片)的使用带来新的效率问题。在超过大约1GHz的频率下利用探针尖部测试裸芯片变得非常棘手。其主要原因是在这些元件以3D电子组件堆叠的情况下，有些芯片将能够在最大频率下工作，而其它芯片将不能；由此导致包括多个芯片的组件将无法在最大频率下工作。

规避该困境的方法在于使用经封装的芯片，也就是说将多个芯片放置在自身可受到完整测试的封装中。实际上，封装包括以比芯片的焊盘的间距更大的间距隔开的焊接球的形式存在的输出部。

芯片的焊盘的间距：50至100μm，

封装芯片的球栅型封装的间距：400至800μm。

因此可使用测试插座并且由此可在大概可以大于1GHz的频率下以及在介于-55℃与+125℃之间的工作温度下测试封装。

但是封装的堆叠比芯片的堆叠更厚，并且由此导致同样会更厚的3D组件，然而希望的是获取具有减小的厚度的3D组件。

从这个观察出发，于是需要寻求一种适合于这些能够在高频下工作的封装的堆叠技术，并且使得可以获得具有减小的厚度的3D组件。

因此，就在尤其是大于1GHz的工作频率、在介于-55℃与+125℃之间的工作温度以及具有所获得的3D组件的减小的厚度的电子芯片的可靠性而言，至今仍然需要一种能同时满足所有上述要求的集体制造3D电子组件的方法。

发明内容

更确切地说，本发明的主题为一种集体制造3D电子组件的方法，每个3D电子组件包括在其工作温度和频率下经测试的至少两个表面可转移的球栅型电子封装的堆叠，所述方法包括：

-制造重构晶片的步骤，根据第一实施方案，每个重构晶片根据下述子步骤按照如下次序来制造：

A1)将所述电子封装在球侧放置在第一粘性表层上，

B1)在树脂中模塑所述电子封装，并且进行所述树脂的聚合，以获得过渡晶片，

C1)在所述过渡晶片的与球相对的面上对所述过渡晶片进行减薄，

D1)去除所述第一粘性表层并且在与球相对侧将过渡晶片放置在第二粘性表层上，

E1)在球侧的面上对过渡晶片进行减薄，

F1)形成球侧的再分配层，

G1)去除所述第二粘性表层以得到厚度比所述电子封装的原始厚度更小的重构晶片，

-在上述子步骤完成时已得到数个重构晶片，堆叠重构晶片，

-切割经堆叠的重构晶片，以得到3D组件。

本发明的主题还为一种集体制造3D电子组件的方法，每个3D电子组件包括在其工作温度和频率下经测试的至少两个表面可转移的球栅型电子封装的堆叠，所述方法包括：