[发明专利]半导体器件及其形成方法

说明书

一种半导体器件及其形成方法，其中方法包括：提供衬底，所述衬底上具有鳍部；形成初始掺杂层，初始掺杂层位于所述鳍部中，所述初始掺杂层表面具有顶尖端；去除所述顶尖端，使初始掺杂层形成掺杂层，且形成掺杂层的处理面；形成掺杂层后，形成位于处理面上的插塞，插塞与所述掺杂层电学连接。所述方法使半导体器件的性能提高。

技术领域

本发明涉及半导体制造领域，尤其涉及一种半导体器件及其形成方法。

背景技术

MOS晶体管是现代集成电路中最重要的元件之一。MOS晶体管的基本结构包括：半导体衬底；位于半导体衬底表面的栅极结构，位于栅极结构一侧半导体衬底内的源区和位于栅极结构另一侧半导体衬底内的漏区。MOS晶体管的工作原理是：通过在栅极结构施加电压，调节通过栅极结构底部沟道的电流来产生开关信号。

随着半导体技术的发展，传统的平面式的MOS晶体管对沟道电流的控制能力变弱，造成严重的漏电流。而鳍式场效应晶体管(Fin FET)是一种新兴的多栅器件，一般包括凸出于半导体衬底表面的鳍部，覆盖部分所述鳍部的顶部表面和侧壁表面的栅极结构，位于栅极结构一侧的鳍部内的源区和位于栅极结构另一侧的鳍部内的漏区。

然而，现有的鳍式场效应晶体管构成的半导体器件的性能有待提高。

发明内容

本发明解决的问题是提供一种半导体器件及其形成方法，以提高半导体器件的性能。

为解决上述问题，本发明提供一种半导体器件的形成方法，包括：提供衬底，所述衬底上具有鳍部；形成初始掺杂层，初始掺杂层位于所述鳍部中，所述初始掺杂层表面具有顶尖端；去除所述顶尖端，使初始掺杂层形成掺杂层，且形成掺杂层的处理面；形成掺杂层后，形成位于处理面上的插塞，插塞与所述掺杂层电学连接。

可选的，还包括：在去除所述顶尖端之前，形成介质层，介质层覆盖鳍部、初始掺杂层和衬底；在介质层中形成沟槽，初始掺杂层位于沟槽底部，且沟槽暴露出顶尖端；去除所述顶尖端的方法包括：对沟槽暴露出的初始掺杂层进行表面圆滑处理；形成掺杂层后，在所述沟槽中形成所述插塞。

可选的，所述表面圆滑处理的方法为各向同性等离子体处理，参数包括：采用的气体包括CH₃F、CH₂F₂、CHF₃和CF₄，CH₃F的流量为10sccm～100sccm，CH₂F₂、CHF₃和CF₄的总流量为0sccm～50sccm，等离子体化功率为100瓦～1000瓦，处理时间为0.1分钟～10分钟。

可选的，还包括：在形成所述初始掺杂层和介质层的过程中形成栅极结构，所述栅极结构横跨所述鳍部、覆盖鳍部的部分顶部表面和部分侧壁表面，所述初始掺杂层分别位于栅极结构两侧的鳍部中，介质层还覆盖栅极结构；所述沟槽分别位于栅极结构两侧；形成掺杂层后，所述掺杂层分别位于栅极结构两侧的鳍部中。

可选的，所述鳍部的数量为若干个；所述栅极结构横跨所述若干鳍部；所述栅极结构具有相对的第一侧和第二侧，所述掺杂层分别位于栅极结构第一侧和第二侧的鳍部中；所述栅极结构第一侧的插塞和栅极结构第一侧的各掺杂层电学连接，所述栅极结构第二侧的插塞和栅极结构第二侧的各掺杂层电学连接。

可选的，还包括：采用自对准硅化工艺在所述沟槽暴露出的掺杂层表面形成金属硅化物层；形成金属硅化物层后，在所述沟槽中形成插塞，栅极结构第一侧的插塞和栅极结构第一侧的各金属硅化物层接触，栅极结构第二侧的插塞和栅极结构第二侧的各金属硅化物层接触。

可选的，所述自对准硅化工艺包括：在所述沟槽暴露出的掺杂层表面形成覆盖层；在覆盖层表面形成金属层；进行退火处理，使金属层和覆盖层反应形成金属硅化物层。

可选的，所述覆盖层的材料为非晶硅；形成所述覆盖层的工艺为沉积工艺。