[发明专利]静电放电保护结构及其形成方法

权利要求书

1.一种静电放电保护结构的形成方法，其特征在于，包括：

形成基底，所述基底包括衬底、位于所述衬底上的栅极结构以及分别位于所述栅极结构两侧衬底内的第一掺杂区和第二掺杂区；

在所述第一掺杂区的衬底内形成至少两个掺杂外延层，所述至少两个掺杂外延层间隔设置，所述掺杂外延层的底部低于所述第一掺杂区的底部；

形成与所述掺杂外延层电连接的第一插塞和与所述第二掺杂区电连接的第二插塞。

2.如权利要求1所述的形成方法，其特征在于，所述掺杂外延层的材料与所述衬底的材料不同。

3.如权利要求1或2所述的形成方法，其特征在于，所述衬底材料为硅；所述掺杂外延层材料为掺杂的锗硅或掺杂的碳硅。

4.如权利要求1所述的形成方法，其特征在于，所述掺杂外延层的掺杂浓度在1E19atom/cm³到1E21atom/cm³范围内。

5.如权利要求1所述的形成方法，其特征在于，所述掺杂外延层为“Σ”形的外延层。

6.如权利要求1所述的形成方法，其特征在于，形成所述掺杂外延层的步骤包括：

在所述第一掺杂区的衬底内形成至少两个凹槽；

在所述凹槽内形成所述掺杂外延层。

7.如权利要求6所述的形成方法，其特征在于，通过外延生长的方式在所述凹槽内形成所述掺杂外延层。

8.如权利要求7所述的形成方法，其特征在于，在外延生长形成所述掺杂外延层的过程中，进行原位离子掺杂。

9.如权利要求1所述的形成方法，其特征在于，所述形成方法还包括：形成所述掺杂外延层之后，形成所述第一插塞和所述第二插塞之前，进行静电放电注入，在所述衬底内形成静电放电掺杂区，所述静电放电掺杂区位于所述至少两个掺杂外延层下方。

10.如权利要求9所述的形成方法，其特征在于，所述形成方法还包括：形成所述至少两个外延层之后，进行所述静电放电注入之前，在所述基底上形成图形化的掩膜层，所述掩膜层内具有底部露出所述掺杂外延层的开口；对形成有所述掩膜层的基底进行所述静电放电注入。

11.如权利要求9所述的形成方法，其特征在于，形成所述至少两个掺杂外延层的步骤包括：

在所述基底上形成图形化的掩膜层，所述掩膜层内具有至少两个开口，所述开口底部露出所述第一掺杂区的衬底；

以所述掩膜层为掩膜，在所述衬底内形成至少两个凹槽；

在所述凹槽内形成所述掺杂外延层；

对形成有所述掩膜层的基底进行所述静电放电注入。

12.如权利要求10或11所述的形成方法，其特征在于，所述掩膜层为硬掩膜层。

13.如权利要求10所述的形成方法，其特征在于，所述掩膜层的材料为氧化硅。

14.如权利要求9至权利要求11任意一项权利要求所述的形成方法，其特征在于，所述静电放电注入的注入离子包括：V族元素离子中的一种或多种。

15.如权利要求14所述的形成方法，其特征在于，所述静电放电注入的注入离子还包括：N或C中的一种或两种。

16.如权利要求1所述的形成方法，其特征在于，所述第一插塞的数量与所述掺杂外延层的数量相等，且所述第一插塞与所述掺杂外延层一一对应相连。