[发明专利]标准胞元布局及设置多个标准胞元的方法

说明书

技术领域

本发明关于标准胞元(cell)布局，以及关于设置多个标准胞元的方法，并且更尤指设计具有跨多个标准胞元连续延展的连续主动区、及通过中间扩散间断(intermediate diffusion break)分开的至少两个主动区的标准胞元布局。

背景技术

半导体集成电路(IC)中现有的标准胞元库主要含有以金属氧化物半导体(MOS)环境为基础的逻辑胞元布局，尤其是以互补式金属氧化物半导体(CMOS)环境为基础。大体上，标准胞元库代表标准胞元的集合，其中标准胞元是典型藉助计算机辅助设计(CAD)应用程序来设计的晶体管、或非特定逻辑栅集合的预先设计的布局。标准胞元通常是通过置放与绕线工具按照特定方式来互连或配线，以在特定应用IC(application specific IC；ASIC)中进行特定类型的逻辑操作。

现有的ASIC布局典型为通过配置成数条相邻列(row)的逻辑胞元的阵列(array)来界定。诸如PMOS与NMOS晶体管装置等逻辑胞元的组件通过贯孔与金属层来配线，以便形成进行诸如INVERTER、AND、OR、NAND、NOR、XOR、XNOR、及类似者等布尔(Boolean)与逻辑功能的单纯逻辑(NMOS与PMOS)栅。在互连布局的设计中，必须观察集成电路设计规则，举例如晶体管宽度的最小宽度、金属迹线的最小宽度、及类似者。

在用于设计集成电路的设计程序中，标准胞元库的标准胞元撷取自标准胞元库，并且置放到所欲位置内，后面跟着绕线步骤，用以将所置放的标准胞元彼此连接，并且与半导体芯片上的其它电路连接。将标准胞元置放到半导体芯片上的所欲位置内时，要遵循预定义的设计规则，亦即，界定主动区与胞元边界相隔间距的规则，使得标准胞元一经置放成毗连配置，邻接胞元的主动区便受适当置放，不会招致面积损失。本文中，介于诸邻接标准胞元的诸主动区之间的保留空间、及介于该等主动区与胞元边界之间的保留空间导致标准胞元的面积显著增加。倘若主动区与胞元边界隔开，该等主动区将不会在彼此毗连置放标准胞元时结合，导致具有不同结晶结构或热膨胀系数的不同材料的接口(interface)附近的材料中出现应力相关问题。举例而言，在胞元内，与连至周围绝缘材料的接口接近的主动区的材料(诸如浅沟槽隔离(shallow trench isolation；STI)区)中出现的应力，应变可能在该胞元内生成，该应变影响标准胞元内的NMOS与PMOS装置的效能，对其输出效能造成不理想的变异。现有的标准胞元可包括非主动区，例如STI区，其围绕标准胞元内的主动区。若标准胞元具有超过两阶段，则非主动区通常作用为将诸主动区彼此隔离，并且在区块层级于诸标准胞元之间形成胞元边界。主动区大体上代表上待形成半导体装置的半导体衬底材料的离散岛，这些离散岛是在半导体衬底中通过STI区所界定。

希望提供一种标准胞元布局、及一种设置多个标准胞元的方法，使得晶体管效能在接近扩散边缘处(即介于主动区与非主动区之间的接口)的衰减得以降低(若不得避免的话)。

发明内容

以下介绍本发明的简化概要，以便对本发明的一些态样有基本的了解。本概要并非本发明的详尽概述。用意不在于指认本发明的重要或关键要素，或叙述本发明的范畴。目的仅在于以简化形式介绍一些概念，作为下文更详细说明的引言。

在本发明的第一态样中，提供一种标准胞元布局。根据本文中的一些说明性具体实施例，该标准胞元布局包括多个标准胞元，该多个标准胞元的各标准胞元与该多个标准胞元的至少一个其它标准胞元毗连；跨该多个标准胞元连续延展的连续主动区；通过中间扩散间断来分开的至少两个主动区，其中各标准胞元包含至少一个PMOS装置及至少一个NMOS装置，该至少一个PMOS装置设于该连续主动区中及上面，并且该至少一个NMOS装置设于该至少两个主动区中及上面。

在本发明的第二态样中，提供一种设置多个标准胞元的方法。根据本文中的一些说明性具体实施例，该设置多个标准胞元的方法包括在毗连配置中置放至少两个标准胞元，该至少两个标准胞元各具有至少两个主动区，其中该至少两个标准胞元的各标准胞元具有至少一个PMOS装置及至少一个NMOS装置，其中，该至少两个标准胞元一经置放成毗连配置，便形成跨该至少两个标准胞元连续延展的连续主动区，其中该至少两个毗连标准胞元包含通过中间扩散间断来分开的至少两个主动区，以及其中该至少一个PMOS装置设于该连续主动区中及上面，并且该至少一个NMOS装置设于该至少两个主动区中及上面。

附图说明