[发明专利]一种抗单粒子瞬态时钟树结构

权利要求书

1.一种抗单粒子瞬态时钟树电路，其特征在于：包括根节点时钟驱动单元(11)、子节点时钟驱动单元(12)以及叶节点时钟驱动单元(13)；

其中根节点时钟驱动单元(11)为时钟树源端起始节点驱动单元，子节点时钟驱动单元(12)为根节点时钟驱动单元(11)的下级时钟驱动单元，级数为N级，N为整数；叶节点时钟驱动单元(13)为时钟树末端叶节点驱动单元；根节点时钟驱动单元(11)的输出端连接子节点时钟驱动单元(12)的输入端，子节点时钟单元(12)输出端连接叶节点时钟驱动单元(13)的输入端，每一个叶节点时钟驱动单元(13)输出两路时钟信号，用于连接一定数量的双时钟抗单粒子时序单元；

所述每个叶节点时钟驱动单元(13)为双路滤波器；

所述双路滤波器由第一延迟单元、第二延迟单元、PMOS管31、PMOS管32、NMOS管33、NMOS管34、PMOS管35、PMOS管36、NMOS管37以及NMOS管38组成；其中，PMOS管31、PMOS管32、NMOS管33、NMOS管34依次串联构成第一双输入反相器，第一双输入反相器与第一延迟单元构成一路滤波电路；

PMOS管35、PMOS管36、NMOS管37、NMOS管38依次串联构成第二双输入反相器，第二双输入反相器与第二延迟单元组成另一路滤波电路；

PMOS管31的源极和PMOS管35的源极接电源VDD，NMOS管34的源极和NMOS管38的源极接地；PMOS管31、NMOS管34、PMOS管35、NMOS管38的栅级连接一起，并与第一延迟单元和第二延迟单元的输入相连，作为输入端A，PMOS管32的栅极和NMOS管33的栅极连接到第一延迟单元的输出端Z1，PMOS管32的漏极和NMOS管33的漏极连接在一起，作为双路滤波器的第一输出端Y1；PMOS管36的栅极和NMOS管37的栅极连接到第二延迟单元的输出端Z2，PMOS管36的漏极和NMOS管37的漏极连接在一起，作为双路滤波器的第二输出端Y2。

2.根据权利要求1所述的一种抗单粒子瞬态时钟树电路，其特征在于：所述根节点时钟驱动单元(11)和子节点时钟驱动单元(12)的电路形式为时钟反相器电路或者时钟缓冲器电路。

3.根据权利要求2所述的一种抗单粒子瞬态时钟树电路，其特征在于：所述时钟反相器电路包括PMOS管21和NMOS管22，PMOS管21的栅极与NMOS管22的栅极连接在一起，作为输入端I，PMOS管21的漏极与NMOS管22的漏极连接在一起，作为输出端ZN；PMOS管21的源极接电源VDD，NMOS管22的源极接地。

4.根据权利要求2所述的一种抗单粒子瞬态时钟树电路，其特征在于：所述时钟缓冲器电路包括PMOS管23、NMOS管24、PMOS管25和NMOS管26，PMOS管23的栅极与NMOS管24的栅极接一起，作为输入端I，PMOS管23的漏极与NMOS管24的漏极连接后，再同时与PMOS管25的栅极和NMOS管26的栅极连接，PMOS管25的漏极和NMOS管26的漏极接一起，作为输出端ZN；PMOS管23的源极和PMOS管25的源极均接电源VDD，NMOS管24的源极和NMOS管26的源极均接地。

5.根据权利要求1所述的一种抗单粒子瞬态时钟树电路，其特征在于：在双路滤波器版图布局中，两路滤波电路分离距离等于相邻MOS管漏端之间的最小距离L，L大于或等于D，D为具体制造工艺下单个粒子能在电路中造成影响的物理尺寸。