[发明专利]沟槽式功率半导体元件及其制造方法

说明书

本发明公开一种沟槽式功率半导体元件及其制造方法。沟槽式功率半导体元件的沟槽栅极结构位于一磊晶层的元件沟槽内，并至少包括遮蔽电极、栅极、绝缘层、中间介电层以及一内介电层。遮蔽电极设置于至少一元件沟槽的底部，栅极设置于遮蔽电极上并与遮蔽电极隔离。绝缘层覆盖元件沟槽的内壁面，而中间介电层位于绝缘层与遮蔽电极之间，并具有一底部开口。内介电层位于中间介电层与遮蔽电极之间，其中，构成中间介电层的材料与构成内介电层的材料相异，且内介电层填入底部开口内，以使沟槽栅极结构在遮蔽电极正下方的材料相同。

技术领域

本发明涉及一种功率半导体元件及其制造方法，特别是涉及一种具有遮蔽电极的沟槽式功率半导体元件及其制造方法。

背景技术

现有的沟槽式功率金氧半场效晶体管(Power Metal Oxide SemiconductorField Transistor,Power MOSFET)的工作损失可分成切换损失(switching loss)及导通损失(conducting loss)两大类，其中栅极/漏极的电容值(Cgd)是影响切换损失的重要参数。栅极/漏极电容值太高会造成切换损失增加，进而限制功率型金氧半场效晶体管的切换速度，不利于应用高频电路中。

现有的沟槽式功率金氧半场效晶体管会具有一位于栅极沟槽下半部的遮蔽电极(shielding electrode)，以降低栅极/漏极电容值，并在不牺牲导通电阻(on-resistance)的情况下增加崩溃电压。

发明内容

本发明所要解决的技术问题在于，针对现有技术的不足提供一沟槽式功率半导体元件及其制造方法，其通过设置具有底部开口的中间介电层以及填入底部开口的内介电层，以在对沟槽式功率半导体元件施加逆向偏压时，舒缓元件沟槽底部的电场分布。

本发明所采用的其中一技术方案是，提供一种沟槽式功率半导体元件，包括基材、磊晶层以及沟槽栅极结构。磊晶层位于基材上，并具有至少一元件沟槽形成于其中。沟槽栅极结构位于元件沟槽中，且沟槽栅极结构包括遮蔽电极、栅极、绝缘层、中间介电层以及内介电层。遮蔽电极设置于元件沟槽的底部，栅极设置于遮蔽电极上并与遮蔽电极电性绝缘。绝缘层覆盖至少一元件沟槽的内壁面，中间介电层位于绝缘层与遮蔽电极之间，并具有一底部开口。内介电层位于中间介电层与遮蔽电极之间，其中，内介电层的材料与中间介电层相异，且内介电层填入底部开口内，以使沟槽栅极结构中，位于遮蔽电极正下方的材料相同。

本发明所采用的其中一技术方案是，提供一种沟槽式功率半导体元件的制造方法，其包括：形成一磊晶层于一基材上；形成一元件沟槽于磊晶层内；以及形成一沟槽栅极结构于元件沟槽内，其中，形成沟槽栅极结构的步骤至少包括：形成一覆盖元件沟槽的一内壁面的绝缘层；形成一中间介电层及一内介电层于元件沟槽内，其中，中间介电层具有一底部开口，初始内介电层覆盖中间介电层并填入底部开口内；形成一重掺杂半导体材料于元件沟槽的下半部；施以一热氧化处理，以氧化重掺杂半导体材料的顶部，而形成一极间介电层，其中，重掺杂半导体材料未被氧化的部分形成一遮蔽电极；以及形成一栅极于元件沟槽的上半部，其中，栅极通过极间介电层与遮蔽电极隔离。

本发明的有益效果在于，在本发明实施例所提供的沟槽式功率半导体元件中，由两种相异材料所构成的中间介电层与内介电层围绕遮蔽电极，而中间介电层位于内介电层与绝缘层之间。中间介电层的底端具有底部开口，而内介电层填入底部开口内。如此，在对沟槽式功率半导体元件施加逆向偏压时，由于沟槽栅极结构填入元件沟槽底部且位于遮蔽电极正下方的材料较为单纯，可以舒缓元件沟槽底部的电场分布，从而可在不牺牲导通电阻的条件下，进一步提高元件的崩溃电压。

为使能更进一步了解本发明的特征及技术内容，请参阅以下有关本发明的详细说明与附图，然而所提供的附图仅提供参考与说明用，并非用来对本发明加以限制者。

附图说明

图1为本发明一实施例的沟槽式功率半导体元件的局部剖面示意图。

图2为本发明另一实施例的沟槽式功率半导体元件的局部剖面示意图。