[发明专利]一种芯片封装前的预处理方法

说明书

本发明属于芯片封装领域，并公开了一种芯片封装前的预处理方法。其包括：(a)将待处理芯片划分为多个核心功能区，分别且同时加热各个核心功能区，使得各个核心功能区内部形成均匀的热应力；(b)将核心功能区从待处理芯片上分离得到所需待封装的部分，分离过程使得该部分的热应力得以释放，由此完成该待处理芯片封装前的预处理。通过本发明，有效控制芯片切割工艺产生的微裂纹以及其他影响芯片性能的晶体缺陷，提高芯片功能核心区的质量，显著提高芯片成品率和使用性能，降低生产成本。

技术领域

本发明属于芯片封装领域，更具体地，涉及一种芯片封装前的预处理方法。

背景技术

备受关注的III-V族半导体材料由于其具有宽的直接带隙和高温稳定性，被广泛应用于LED照明以及场效应晶体管等光电子领域。

通过金属有机化合物气相沉积(MOCVD)等方法生长的III-V族半导体材料薄膜中分布有高密度的位错以及其他的晶体缺陷，其使用性能受到极大的损害，在将III-V族半导体材料薄膜进行切割进而封装为III-V族半导体材料芯片时，由于工艺过程施加的很大外加载荷，导致III-V族半导体材料芯片产生微裂纹以及位错等缺陷，此外，位错等缺陷在复杂应力情况下很容易发生运动和增殖等行为，生长过程中产生的位错缺陷在切割过程的外加载荷作用下与相邻位错缺陷发生相互作用，且不断增殖，进一步增加了III-V族半导体材料芯片中的位错缺陷密度，这些位错以及微裂纹等缺陷极大降低了III-V族半导体材料芯片的成品率，提高了III-V族半导体材料芯片的生产成本，而这些缺陷正是由于III-V族半导体材料芯片为了释放体系内部应力而产生的材料形变，因此，控制III-V族半导体材料芯片内部应力的释放过程对于生产高质量的III-V族半导体材料芯片具有非常重要的意义，本发明提出的III-V族半导体材料芯片预处理工艺可以引导和控制III-V族半导体材料芯片应力释放的机制。

发明内容

针对现有技术的以上缺陷或改进需求，本发明提供了一种芯片封装前的预处理方法，通过在将要被切割的芯片基圆上形成良好的芯片核心功能区，而在切割面及其附近局部区域形成苛刻的热应力环境，使体系应力可以在切割区域释放，而缓解芯片核心功能用区的应力状况，由此解决芯片切割过程中产生位错和微裂纹等缺陷的技术问题。

为实现上述目的，按照本发明，提供了一种芯片封装前的预处理方法，其特征在于，该方法包括下列步骤：

(a)将待处理芯片划分为多个核心功能区，分别且同时加热各个所述核心功能区，从而使得各个所述核心功能区内部形成均匀的热应力，并在所述核心功能区形成一致温度的高温载荷，其与未施加温度载荷的区域形成温度梯度，该温度梯度形成的局部高热流密度在所述未施加温度载荷的区域形成恶劣的热应力环境；

(b)将所述核心功能区从所述待处理芯片上分离得到所需待封装的部分，分离过程中所述未施加温度载荷的区域在外力载荷作用下通过产生缺陷的形式使得该部分的热应力得以释放，进而使得所述核心功能区域处于弛豫状态，保证其质量，由此完成该待处理芯片封装前的预处理。

进一步优选地，在步骤(a)中，所述待处理芯片优选采用氮化镓芯片。

进一步优选地，在步骤(a)中，所述加热优选采用在钨卤灯加热炉腔体内进行。

进一步优选地，在步骤(a)中，所述加热的加热温度范围优选采用700℃～1000℃，加热时间优选采用30min～1h。

进一步优选地，在步骤(b)中，所述分离过程优选沿相邻所述核心功能区之间的中线切割。

进一步优选地，在步骤(b)中，所述分离优选采用金刚石刀具切割或辐射能量切割。

总体而言，通过本发明所构思的以上技术方案与现有技术相比，能够取得下列有益效果：