[发明专利]薄膜晶体管阵列面板

说明书

根据本发明示例性实施例的薄膜晶体管阵列面板包括：基底；在基底上的栅电极；在栅电极上的栅极绝缘层；包括与栅电极重叠的沟道区、以及彼此相对的源区和漏区的半导体构件，栅极绝缘层插入沟道区与栅电极之间，沟道区插入源区与漏区之间；在半导体构件上的层间绝缘层；在层间绝缘层上的数据导体；以及在数据导体上的钝化层，其中层间绝缘层具有在沟道区上的第一孔。

相关申请的交叉引用

此申请要求2016年6月23日在韩国知识产权局提交的韩国专利申请第10-2016-0078852号的优先权和权益，该专利申请的全部内容通过引用被合并于此。

技术领域

本发明涉及薄膜晶体管阵列面板及其制造方法。

背景技术

诸如显示设备的各种电子设备可以包括包含薄膜晶体管的薄膜晶体管阵列面板。

薄膜晶体管包括栅电极和半导体构件。半导体构件与栅电极重叠，在半导体构件与栅电极之间插入有绝缘层，并且半导体构件在重叠区域中形成沟道区。非晶硅或多晶硅(Si)、氧化物半导体等被广泛用作半导体构件的材料。

半导体构件还包括连接到沟道区并且还分别连接到与半导体构件形成在不同层中的源电极和漏电极的源区和漏区。

包括薄膜晶体管阵列面板的电子设备的质量受到薄膜晶体管的特性的影响。

发明内容

本发明的示例性实施例提供了薄膜晶体管阵列面板中的薄膜晶体管的增强的特性以及包括该薄膜晶体管阵列面板的显示设备的高分辨率。

根据本发明示例性实施例的薄膜晶体管阵列面板包括：基底；在基底上的栅电极；在栅电极上的栅极绝缘层；包括与栅电极重叠的沟道区、以及彼此相对的源区和漏区的半导体构件，栅极绝缘层插入沟道区与栅电极之间，沟道区插入源区与漏区之间；在半导体构件上的层间绝缘层；在层间绝缘层上的数据导体；以及在数据导体上的钝化层，其中层间绝缘层具有在沟道区上的第一孔。

钝化层可以包括位于第一孔中的部分。

数据导体和栅电极之间的平面分隔距离可以为零或大于零。

可以进一步包括在沟道区上的绝缘阻挡层，绝缘阻挡层在第一方向上的宽度可以小于半导体构件在第一方向上的宽度，并且第一孔在第一方向上的宽度可以等于或大于沟道区在第一方向上的宽度。

钝化层可以在第一孔中与绝缘阻挡层的上表面接触。

绝缘阻挡层可以包括氧化硅，并且层间绝缘层可以包括氮化硅。

栅电极的边缘可以与沟道区的边缘对准。

钝化层可以在第一孔中与沟道区的上表面接触。

半导体构件可以进一步包括位于源区和沟道区之间的缓冲区，并且缓冲区的载流子浓度可以在源区的载流子浓度和沟道区的载流子浓度之间。

栅电极的边缘可以与沟道区和缓冲区之间的边界对准。

根据本发明示例性实施例的用于制造薄膜晶体管阵列面板的方法包括：在基底上形成栅电极；在栅电极上形成栅极绝缘层；在栅极绝缘层上形成半导体构件；在半导体构件上沉积掺杂阻挡层；图案化掺杂阻挡层，以形成与栅电极重叠并暴露半导体构件的至少一部分的阻挡图案；在阻挡图案和暴露的半导体构件上形成层间绝缘层；图案化层间绝缘层，以形成暴露阻挡图案的第一孔；在层间绝缘层上沉积导电层；图案化导电层，以形成数据导体；去除阻挡图案；以及在数据导体上形成钝化层。

导电层可以与阻挡图案的上表面接触，并且可以与导电层的图案化一起或在导电层的图案化之后执行阻挡图案的去除。

在第一孔的形成中，第一孔可以暴露阻挡图案的整个部分。

阻挡图案的边缘可以与栅电极的边缘对准。